

PIC18F85J90 系列 数据手册

带 LCD 驱动器的 64/80 引脚高性能单片机

请注意以下有关 Microchip 器件代码保护功能的要点:

- Microchip 的产品均达到 Microchip 数据手册中所述的技术指标。
- Microchip 确信:在正常使用的情况下, Microchip 系列产品是当今市场上同类产品中最安全的产品之一。
- 目前,仍存在着恶意、甚至是非法破坏代码保护功能的行为。就我们所知,所有这些行为都不是以 Microchip 数据手册中规定的操作规范来使用 Microchip 产品的。这样做的人极可能侵犯了知识产权。
- Microchip 愿与那些注重代码完整性的客户合作。
- Microchip 或任何其他半导体厂商均无法保证其代码的安全性。代码保护并不意味着我们保证产品是 "牢不可破"的。

代码保护功能处于持续发展中。 Microchip 承诺将不断改进产品的代码保护功能。任何试图破坏 Microchip 代码保护功能的行为均可视为违反了 《数字器件千年版权法案 (Digital Millennium Copyright Act)》。如果这种行为导致他人在未经授权的情况下,能访问您的软件或其他受版权保护的成果,您有权依据该法案提起诉讼,从而制止这种行为。

提供本文档的中文版本仅为了便于理解。请勿忽视文档中包含的英文部分,因为其中提供了有关 Microchip 产品性能和使用情况的有用信息。Microchip Technology Inc. 及其分公司和相关公司、各级主管与员工及事务代理机构对译文中可能存在的任何差错不承担任何责任。建议参考 Microchip Technology Inc. 的英文原版文档。

本出版物中所述的器件应用信息及其他类似内容仅为您提供便利,它们可能由更新之信息所替代。确保应用符合技术规范,是您自身应负的责任。Microchip 对这些信息不作任何明示或暗示、书面或口头、法定或其他形式的声明或担保,包括但不限于针对其使用情况、质量、性能、适销性或特定用途的适用性的声明或担保。Microchip 对因这些信息及使用这些信息而引起的后果不承担任何责任。如果将 Microchip 器件用于生命维持和/或生命安全应用,一切风险由买方自负。买方同意在由此引发任何一切伤害、索赔、诉讼或费用时,会维护和保障Microchip 免于承担法律责任,并加以赔偿。在 Microchip 知识产权保护下,不得暗中或以其他方式转让任何许可证。

商标

Microchip 的名称和徽标组合、 Microchip 徽标、 Accuron、 dsPIC、KEELOQ、KEELOQ 徽标、 microID、 MPLAB、 PIC、 PICmicro、 PICSTART、 PRO MATE、 rfPIC 和 SmartShunt 均为 Microchip Technology Inc. 在美国和其他国家或地区的注册商标。

AmpLab、FilterLab、Linear Active Thermistor、Migratable Memory、MXDEV、MXLAB、SEEVAL、SmartSensor 和 The Embedded Control Solutions Company 均为 Microchip Technology Inc. 在美国的注册商标。

Analog-for-the-Digital Age、Application Maestro、CodeGuard、dsPICDEM、dsPICDEM.net、dsPICworks、ECAN、ECONOMONITOR、FanSense、FlexROM、fuzzyLAB、In-Circuit Serial Programming、ICSP、ICEPIC、Mindi、MiWi、MPASM、MPLAB Certified 徽标、MPLIB、MPLINK、PICkit、PICDEM、PICDEM.net、PICLAB、PICtail、PowerCal、PowerInfo、PowerMate、PowerTool、REAL ICE、rfLAB、Select Mode、Smart Serial、SmartTel、Total Endurance、UNI/O、WiperLock 和 ZENA 均为Microchip Technology Inc. 在美国和其他国家或地区的商标。

SQTP 是 Microchip Technology Inc. 在美国的服务标记。

在此提及的所有其他商标均为各持有公司所有。

© 2007, Microchip Technology Inc. 版权所有。

QUALITY MANAGEMENT SYSTEM CERTIFIED BY DNV ISO/TS 16949:2002 ===

Microchip 位于美国亚利桑那州 Chandler 和 Tempe 与位于俄勒冈州 Gresham 的全球总部、设计和晶圆生产厂及位于美国加利福尼亚州和印度的设计中心均通过了ISO/TS-16949:2002 认证。公司在 PIC® MCU 与dsPIC® DSC、KEELOQ® 跳码器件、串行 EEPROM、生材机外设、非易失性存储器和模拟产品方面的质量体系流程均符合 ISO/TS-16949:2002。此外,Microchip 在开发系统的设计和生产方面的质量体系也已通过了 ISO 9001:2000 认证。

采用纳瓦技术带 LCD 驱动器的 64/80 引脚高性能单片机

LCD 驱动模块特性:

- 直接驱动 LCD 面板能力:
 - 处于休眠模式时仍可驱动 LCD 面板
- 多达 48 个段和 192 像素;可由软件选择
- 可编程 LCD 定时模块:
 - 多个 LCD 定时源
 - 多达 4 个公共时钟: 静态、 1/2、 1/3 或 1/4 复用
 - 静态、1/2 或 1/3 偏置配置
- 自动对比度控制能力

单片机特性:

- 闪存程序存储器可耐擦写 1000 次 (典型值)
- 闪存数据保存期: 最少 20 年
- 可在软件控制下自行编程
- 中断优先级
- 8 x 8 单周期硬件乘法器
- 扩展型看门狗定时器 (Watchdog Timer, WDT):
 - 可编程周期从 4 ms 到 131s
- 通过两个引脚进行在线串行编程 (In-Circuit Serial Programming™, ICSP™)
- 通过两个引脚进行带有 5 个断点的在线调试(In-Circuit Debug)
- 工作电压范围: 2.0V 到 3.6V
- 片上 2.5V 稳压器

灵活的振荡器结构:

- 两种晶振模式,频率为 4-25 MHz
- 两种外部时钟模式,频率最高为 40 MHz
- 内部振荡器模块:
 - 8 个可由用户选择的频率: 从 31.25 kHz 到 8 MHz
- 辅助振荡器使用 Timer1 (工作频率为 32 kHz)
- 故障保护时钟监视器:
 - 当外设时钟发生故障时可使器件安全断电


低功耗特性:


- 功耗管理模式:
 - 运行: CPU 工作,外设打开
 - 空闲: CPU 不工作,外设打开
 - 休眠: CPU 不工作, 外设关闭
- 双速振荡器启动

外设特点:

- 高灌 / 拉电流: 25 mA/25 mA (PORTB 和 PORTC)
- 多达 4 个外部中断
- 4个8位/16位定时器/计数器模块
 - 使用 Timer1
- 两个捕捉 / 比较 /PWM (CCP) 模块:
- 捕捉为 16 位,最大分辨率为 6.25 ns (Tcy/16)
- 比较为 16 位,最大分辨率为 100 ns (TCY)
- PWM 输出: PWM 分辨率最大为 10 位
- 主控同步串行口 (Master Synchronous Serial Port, MSSP) 模块支持两种模式的操作:
 - 3 线 /4 线 SPI (支持所有 4 种 SPI 模式)
 - I²C™ 主 / 从模式
- 一个可寻址的 USART 模块
- 一个增强型 USART 模块:
 - 支持 LIN 1.2
 - 启动位和间隔字符自动唤醒
 - 自动波特率检测
- 多达 12 路通道的 10 位 A/D 转换器:
 - 自动采集
- 可在休眠模式下进行转换
- 两个模拟比较器
- 比较器的可编程参考电压

	程	序存储器	SRAM 数		LCD	位器		MS	SSP	RT/	10 位	器生	BOR/
器件	闪存 (字节)	单字 指令数	据存储器 (字节)	I/O	(像素)	8/16	ССР	SPI	主控 I ² C™	EUSA AUSA	A/D (通道)	比較器	LVD
PIC18F63J90	8K	4096	1024	51	132	1/3	2	有	有	1/1	12	2	有
PIC18F64J90	16K	8192	1024	51	132	1/3	2	有	有	1/1	12	2	有
PIC18F65J90	32K	16384	2048	51	132	1/3	2	有	有	1/1	12	2	有
PIC18F83J90	8K	4096	1024	67	192	1/3	2	有	有	1/1	12	2	有
PIC18F84J90	16K	8192	1024	67	192	1/3	2	有	有	1/1	12	2	有
PIC18F85J90	32K	16384	2048	67	192	1/3	2	有	有	1/1	12	2	有





目录

1.0	器件概述	7
2.0	振荡器配置	29
3.0	功耗管理模式	37
4.0	复位	45
5.0	存储器构成	57
6.0	闪存程序存储器	81
7.0	8×8硬件乘法器	91
8.0	中断	93
9.0	I/O 端口	109
10.0	Timer0 模块	131
11.0	Timer1 模块	135
12.0	Timer2 模块	141
13.0	Timer3 模块	143
14.0	捕捉 / 比较 /PWM (CCP) 模块	147
15.0	液晶显示 (LCD) 驱动模块	157
16.0	主控同步串行口 (MSSP) 模块	185
17.0	增强型通用同步 / 异步收发器 (EUSART)	229
18.0	可寻址的通用同步 / 异步收发器 (AUSART)	249
19.0	10 位模数转换器(A/D)模块	263
20.0	比较器模块	273
21.0	比较器参考电压模块	279
22.0	CPU 的特殊性能	283
23.0	指令集汇总	295
24.0	开发支持	345
25.0	电气特性	349
26.0	直流和交流特性图表	383
27.0	封装信息	385
附录	A: 高档器件系列间的移植	389
索引.		393
Micro	chip 网站	403
	通知客户服务	
客户	支持	403
	文馈表	
H 1	NH III T	

致客户

我们旨在提供最佳文档供客户正确使用 Microchip 产品。为此,我们将不断改进出版物的内容和质量,使之更好地满足您的要求。出版物的质量将随新文档及更新版本的推出而得到提升。

如果您对本出版物有任何问题和建议,请通过电子邮件联系我公司 TRC 经理,电子邮件地址为 CTRC@microchip.com,或将本数据手册后附的 《读者反馈表》传真到 86-21-5407 5066。我们期待您的反馈。

最新数据手册

欲获得本数据手册的最新版本,请查询我公司的网站:

http://www.microchip.com

查看数据手册中任意一页下边角处的文献编号即可确定其版本。文献编号中数字串后的字母是版本号,例如:DS30000A 是DS30000 的 A 版本。

勘误表

现有器件可能带有一份勘误表,描述了实际运行与数据手册中记载内容之间存在的细微差异以及建议的变通方法。一旦我们了解到器件/文档存在某些差异时,就会发布勘误表。勘误表上将注明其所适用的硅片版本和文件版本。

欲了解某一器件是否存在勘误表,请通过以下方式之一查询:

- Microchip 网站 http://www.microchip.com
- 当地 Microchip 销售办事处 (见最后一页)

在联络销售办事处时,请说明您所使用的器件型号、硅片版本和数据手册版本 (包括文献编号)。

客户通知系统

欲及时获知 Microchip 产品的最新信息,请到我公司网站 www.microchip.com 上注册。

© 2007 Microchip Technology Inc. 超前信息 DS39770A_CN第5页

注:

1.0 器件概述

本文档涉及以下器件的具体信息:

• PIC18F63J90

PIC18F83J90

• PIC18F64J90

- PIC18F84J90
- PIC18F65J90
- PIC18F85J90

该系列继承了所有 PIC18 单片机的传统优点,即具有出色的计算性能、丰富的功能集,除此之外,还带有一个多功能片上 LCD 驱动器,以及极具竞争力的价格。这些特点使得 PIC18F85J90 系列成为许多高性能,尤其是那些价格作为首要考虑因素的应用的理想选择。

1.1 内核特性

1.1.1 纳瓦技术

PIC18F85J90系列的所有器件具有一系列能在工作时显著降低功耗的功能。主要包含以下几项:

- 备用运行模式:通过将 Timer1 或内部 RC 振荡器作为单片机时钟源,可使代码执行时的功耗降低大约90%。
- **多种空闲模式:** 单片机还可工作在其 CPU 内核禁止而外设仍然工作的情况下。处于这些状态时,功耗能降得更低,只有正常工作时的 **4%**。
- 动态模式切换:在器件工作期间可由用户代码调用 功耗管理模式,允许用户将节能的理念融入到他们 的应用软件设计中。

1.1.2 振荡器选项和特性

PIC18F85J90系列的所有器件可提供6个不同的振荡器选项,使用户在开发应用硬件时有很大的选择范围。这些选项包括:

- 两种晶振模式,使用晶振或陶瓷谐振器。
- 两种外部时钟模式,提供四分频时钟输出选项。
- 一个锁相环(Phase Lock Loop, PLL)倍频器, 可在外部振荡器模式下使用,可使时钟速度最高达 到 40 MHz。
- 一个内部振荡器模块,它提供一个8 MHz 的时钟源 (精度为±2%)和一个INTRC 时钟源(振荡频率 大约为31 kHz,温度和VDD 变化时频率保持稳 定),以及一个用户可选择的包括6种时钟频率的 范围(从125 kHz到4 MHz),因此共有8种时钟 频率可供选择。此选项可以空出两个振荡器引脚作 为额外的通用I/O引脚。

内部振荡器模块还提供了一个稳定的参考源,增加了以下功能以使器件能更安全地工作:

- 故障保护时钟监视器:该部件持续监视主时钟源, 将其与内部振荡器提供的参考信号作比较。如果时 钟发生了故障,单片机会将时钟源切换到内部振荡器,使器件可继续低速工作或安全地关闭应用。
- 双速启动:该功能允许在上电复位或从休眠模式唤醒时将内部振荡器用作时钟源,直到主时钟源可用为止。

1.1.3 存储器选项

PIC18F85J90系列提供了一系列程序存储器选项,代码空间从 8 KB 到 32 KB。程序存储器的闪存单元经测评最多可承受 1000 次擦写。在不刷新的情况下,数据保存期保守地估计在 20 年以上。

PIC18F85J90 系列还为动态应用程序数据提供了充足的空间——多达 2048 字节的数据 RAM。

1.1.4 扩展指令集

PIC18F85J90 系列在 PIC18 指令集的基础上进行了可选择的扩展,添加了 8 条新指令和一个变址寻址模式。此扩展可以使用一个器件配置选项使能,它是为优化重入应用程序代码而特别设计的,这些代码原来是使用高级语言(如 C 语言)开发的。

1.1.5 移植方便

无论存储器容量如何, 所有器件都共享相同的丰富外设, 使应用程序的扩展和升级工作变得轻松而容易。

整个系列的引脚排列设计一致也有助于向下一代更大规模的器件移植。在64引脚器件间、80引脚器件间移植,甚至是从64引脚器件向80引脚器件的移植都是可以的。

PIC18F85J90 系列的引脚与其他 PIC18 系列器件(如 PIC18F8720、PIC18F8722 以及带有 LCD 驱动器的 PIC18F8490 系列单片机)的引脚兼容。这为不同应用 的发展开拓了新的视野,使开发者能在保留相同功能集的同时可在Microchip PIC18 系列中选择更价廉的器件。

1.2 LCD 驱动器

片上LCD驱动器包括许多功能,使得在低功耗应用中显示的集成更容易。这些包括一个带有电荷泵的集成的稳压器,允许用软件控制对比度并且可在高于器件 VDD 的电压下进行显示操作。

1.3 其他特殊功能

- 通信: PIC18F85J90 系列具有一系列串行通信外设,包括一个可寻址的 USART、一个独立的支持LIN 规范 1.2 的增强型 USART 以及一个主控SSP 模块,能够进行 SPI 和 I²C™ (主控和从动)模式操作。
- **CCP 模块:** 本系列的所有器件都包括两个捕捉 / 比较 /PWM (CCP) 模块。在同一时间,最多可以使用 4 种不同时基来执行几项不同的操作。
- 10 位 A/D 转换器: 该模块具备可编程采集时间, 从而不必在选择通道和启动转换之间等待一个采样 周期,因而减少了代码开销。
- 扩展型看门狗定时器(WDT): 该增强型版本加入了一个 16 位预分频器,扩展了超时时间范围, 并保证此范围在工作电压和温度变化时仍可保持稳定。超时周期请参见第 25.0 节 "电气特性"。

1.4 系列中各产品的详细说明

PIC18F85J90 系列器件以 64 引脚和 80 引脚封装形式提供。图 1-1 和图 1-2 分别为这两类器件的框图。

这些器件在以下四个方面存在差异:

- 1. 闪存程序存储器 (3 种大小, 范围从 PIC18FX3J90 器件的 8 KB 到 PIC18FX5J90 器件的 32 KB)。
- 2. 数据 RAM (PIC18FX3J90 和 PIC18FX4J90 器件为 1024 字节, PIC18FX5J90 器件为 2048 字节)。
- 3. I/O 端口(64 引脚器件上有 7 个双向端口,80 引脚器件上有 9 个双向端口)。
- 4. LCD 像素: 64 引脚器件可驱动 132 像素 (33 个 SEG x 4 个 COM), 而 80 引脚器件可驱动 192 像素 (48 个 SEG x 4 个 COM)。

本系列器件的所有其他功能都是相同的。表 1-1 和表 1-2 中总结了这些功能。

表 1-3 和表 1-4 给出了本系列中所有器件的引脚说明。


表 1-1: PIC18F85J90 系列器件特性 (64 引脚器件)

特性	PIC18F63J90	PIC18F64J90	PIC18F65J90				
工作频率		DC – 40 MHz					
程序存储器(字节数)	8K	16K	32K				
程序存储器(指令数)	4096	8192	16384				
数据存储器 (字节数)	1024	1024	2048				
中断源		27					
I/O 端口		端口 A, B, C, D, E, F, G					
LCD 驱动器 (可以驱动的像素数量)	132 (33 个 SEG x 4 个 COM)						
定时器		4					
捕捉/比较/PWM 模块		2					
串行通信	MSSP、可寻址的 USART 和增强型 USART						
10 位模数转换模块		12 路输入通道					
复位 (和延时)	POR BOR RES	SET 指令、堆栈满、堆栈下 (PWRT 和 OST)	溢、 MCLR 和 WDT				
指令集	75 条指令,使能扩展指令集后总共为83 条指令						
封装	64 引脚 TQFP						

表 1-2: PIC18F85J90 系列器件特性 (80 引脚器件)

特性	PIC18F83J90	PIC18F84J90	PIC18F85J90					
工作频率		DC – 40 MHz						
程序存储器(字节数)	8K	16K	32K					
程序存储器 (指令数)	4096	8192	16384					
数据存储器 (字节数)	1024	1024	2048					
中断源		27						
I/O 端口		端口 A, B, C, D, E, F, G, H,	J					
LCD 驱动器 (可以驱动的像素数量)	192 (48 个 SEG x 4 个 COM)							
定时器	4							
捕捉 / 比较 /PWM 模块	2							
串行通信	MSSP、	可寻址的 USART 和增强型	USART					
10 位模数转换模块		12 路输入通道						
复位 (和延时)	POR BOR RES	SET 指令、堆栈满、堆栈下 (PWRT 和 OST)	溢、 MCLR 和 WDT					
指令集	75 条指令	,使能扩展指令集后总共为	83 条指令					
封装		80 引脚 TQFP						

© 2007 Microchip Technology Inc. 超前信息 DS39770A_CN 第 9 页






表 1-3: PIC18F6XJ90 I/O 引脚说明

		引脚	缓冲器	
引脚名称	TQFP	类型	类型	说明
MCLR	7	I	ST	主清零 (输入)或编程电压 (输入)。此引脚为低电平时,器件复位。
OSC1/CLKI/RA7 OSC1 CLKI RA7	39	 	CMOS CMOS	振荡器晶振或外部时钟输入。 振荡器晶振输入。 外部时钟源输入。总是与引脚功能 OSC1 复用。 (见相关的 OSC1/CLKI 和 OSC2/CLKO 引脚信息。) 通用 I/O 引脚。
OSC2/CLKO/RA6 OSC2 CLKO	40	0	_ _	振荡器晶振或时钟输出。 振荡器晶振输出。在晶振振荡器模式下,该引脚与晶振 或谐振器相连。 在 EC 模式下, OSC2 引脚输出 CLKO 振荡信号,该信 号是 OSC1 引脚上振荡信号的 4 分频信号,频率等于指令 周期的倒数。
RA6		I/O	TTL	通用 I/O 引脚。
RA0/AN0 RA0 AN0	24	I/O I	TTL 模拟	PORTA 是双向 I/O 端口。 数字 I/O。 模拟输入 0。
RA1/AN1/SEG18 RA1 AN1 SEG18	23	I/O I O	TTL 模拟 模拟	数字 I/O。 模拟输入 1。 LCD 的 SEG18 输出。
RA2/AN2/VREF- RA2 AN2 VREF-	22	I/O I I	TTL 模拟 模拟	数字 I/O。 模拟输入 2。 A/D 参考电压 (低电平) 输入。
RA3/AN3/VREF+ RA3 AN3 VREF+	21	I/O I I	TTL 模拟 模拟	数字 I/O。 模拟输入 3。 A/D 参考电压 (高电平)输入。
RA4/T0CKI/SEG14 RA4 T0CKI SEG14	28	I/O I O	ST/OD ST 模拟	数字 I/O。当配置为输出时为漏极开路。 Timer0 外部时钟输入。 LCD 的 SEG14 输出。
RA5/AN4/SEG15 RA5 AN4 SEG15	27	I/O I O	TTL 模拟 模拟	数字 I/O。 模拟输入 4。 LCD 的 SEG15 输出。
RA6				请参见 OSC2/CLKO/RA6 引脚信息。
RA7				请参见 OSC1/CLKI/RA7 引脚信息。

图注: TTL = TTL 兼容输入 CMOS = CMOS 兼容输入或输出

ST = CMOS 电平的施密特触发器输入 Analog = 模拟输入

= 输入 = 电源 = 输出

1: 当 CCP2MX 配置位置 1 时,对 CCP2 进行默认分配。

OD = 漏极开路 (没有 P 二极管接到 VDD)

2: 当 CCP2MX 配置位清零时,对 CCP2 进行其他分配。

注

表 1-3: PIC18F6XJ90 I/O 引脚说明(续)

衣 1-5; 110101	0/030 1/0 31)	PT 00 7				
引脚名称	引脚号	引脚		说明		
切牌冶林	TQFP	类型	类型	克克 姆		
				PORTB 是双向 I/O 端口。 PORTB 在所有输入端都可软件编程为内部弱上拉。		
RB0/INT0/SEG30 RB0 INT0 SEG30	48	I/O I O	TTL ST 模拟	数字 I/O。 外部中断 0。 LCD 的 SEG30 输出。		
RB1/INT1/SEG8 RB1 INT1 SEG8	47	I/O I O	TTL ST 模拟	数字 I/O。 外部中断 1。 LCD 的 SEG8 输出。		
RB2/INT2/SEG9 RB2 INT2 SEG9	46	I/O I O	TTL ST 模拟	数字 I/O。 外部中断 2。 LCD 的 SEG9 输出。		
RB3/INT3/SEG10 RB3 INT3 SEG10	45	I/O I O	TTL ST 模拟	数字 I/O。 外部中断 3。 LCD 的 SEG10 输出。		
RB4/KBI0/SEG11 RB4 KBI0 SEG11	44	I/O I O	TTL TTL 模拟	数字 I/O。 电平变化中断引脚。 LCD 的 SEG11 输出。		
RB5/KBI1/SEG29 RB5 KBI1 SEG29	43	I/O 	TTL TTL 模拟	数字 I/O。 电平变化中断引脚。 LCD 的 SEG29 输出。		
RB6/KBI2/PGC RB6 KBI2 PGC	42	I/O I I/O	TTL TTL ST	数字 I/O。 电平变化中断引脚。 在线调试器和 ICSP™ 编程时钟引脚。		
RB7/KBI3/PGD RB7 KBI3 PGD	37	I/O I I/O	TTL TTL ST	数字 I/O。 电平变化中断引脚。 在线调试器和 ICSP 编程数据引脚。		

图注: TTL = TTL 兼容输入

ST = CMOS 电平的施密特触发器输入

I = 输入

P = 电源

CMOS = CMOS 兼容输入或输出

Analog = 模拟输入

O = 输出

OD = 漏极开路 (没有 **P** 二极管接到 **V**DD)

注 1: 当 CCP2MX 配置位置 1 时,对 CCP2 进行默认分配。

2: 当 CCP2MX 配置位清零时,对 CCP2 进行其他分配。

© 2007 Microchip Technology Inc. 超前信息 DS39770A_CN 第 13 页

表 1-3: PIC18F6XJ90 I/O 引脚说明(续)

表 1-3: PIC18F	PYJAN ILO AII	141 PC 19.	(狭)	
 引脚名称	引脚号	引脚	缓冲器	说明
71,041-1470	TQFP	类型	类型	מיש
RC0/T1OSO/T13CKI RC0 T1OSO T13CKI	30	I/O O I	ST — ST	PORTC 是双向 I/O 端口。 数字 I/O。 Timer1 振荡器输出。
RC1/T1OSI/CCP2/SEG32 RC1 T1OSI CCP2 ⁽¹⁾ SEG32	29	I/O I I/O O	ST CMOS ST 模拟	Timer1/Timer3 外部时钟输入。 数字 I/O。 Timer1 振荡器输入。 捕捉 2 输入 / 比较 2 输出 /PWM2 输出。 LCD 的 SEG32 输出。
RC2/CCP1/SEG13 RC2 CCP1 SEG13	33	I/O I/O O	ST ST 模拟	数字 I/O。 捕捉 1 输入 / 比较 1 输出 /PWM1 输出。 LCD 的 SEG13 输出。
RC3/SCK/SCL/SEG17 RC3 SCK SCL SEG17	34	I/O I/O I/O O	ST ST ST 模拟	数字 I/O。 SPI 模式的同步串行时钟输入 / 输出。 I ² C™ 模式的同步串行时钟输入 / 输出。 LCD 的 SEG17 输出。
RC4/SDI/SDA/SEG16 RC4 SDI SDA SEG16	35	I/O I I/O O	ST ST ST 模拟	数字 I/O。 SPI 数据输入。 I ² C 数据 I/O。 LCD 的 SEG16 输出。
RC5/SDO/SEG12 RC5 SDO SEG12	36	I/O O O	ST 一 模拟	数字 I/O。 SPI 数据输出。 LCD 的 SEG12 输出。
RC6/TX1/CK1/SEG27 RC6 TX1 CK1 SEG27	31	I/O O I/O O	ST 一 ST 模拟	数字 I/O。 EUSART 异步发送。 EUSART 同步时钟 (见相关的 RX1/DT1 引脚信息)。 LCD 的 SEG27 输出。
RC7/RX1/DT1/SEG28 RC7 RX1 DT1 SEG28	32	I/O I I/O O	ST ST ST 模拟	数字 I/O。 EUSART 异步接收。 EUSART 同步数据 (见相关的 TX1/CK1 引脚信息)。 LCD 的 SEG28 输出。

图注: TTL = TTL 兼容输入

ST = CMOS 电平的施密特触发器输入

I = 输入

P = 电源

CMOS = CMOS 兼容输入或输出

Analog = 模拟输入

O = 输出

OD = 漏极开路 (没有 P 二极管接到 VDD)

注 1: 当 CCP2MX 配置位置 1 时,对 CCP2 进行默认分配。

表 1-3: PIC18F6XJ90 I/O 引脚说明(续)

→ into to the	引脚号	引脚	缓冲器	W HT
引脚名称	TQFP	类型	类型	说明
				PORTD 是双向 I/O 端口。
RD0/SEG0 RD0 SEG0	58	I/O O	ST 模拟	数字 I/O。 LCD 的 SEG0 输出。
RD1/SEG1 RD1 SEG1	55	I/O O	ST 模拟	数字 I/O。 LCD 的 SEG1 输出。
RD2/SEG2 RD2 SEG2	54	I/O O	ST 模拟	数字 I/O。 LCD 的 SEG2 输出。
RD3/SEG3 RD3 SEG3	53	I/O O	ST 模拟	数字 I/O。 LCD 的 SEG3 输出。
RD4/SEG4 RD4 SEG4	52	I/O O	ST 模拟	数字 I/O。 LCD 的 SEG4 输出。
RD5/SEG5 RD5 SEG5	51	I/O O	ST 模拟	数字 I/O。 LCD 的 SEG5 输出。
RD6/SEG6 RD6 SEG6	50	I/O O	ST 模拟	数字 I/O。 LCD 的 SEG6 输出。
RD7/SEG7 RD7 SEG7	49	I/O O	ST 模拟	数字 I/O。 LCD 的 SEG7 输出。

图注: TTL = TTL 兼容输入

ST = CMOS 电平的施密特触发器输入

I = 输入

P = 电源

CMOS = CMOS 兼容输入或输出

Analog = 模拟输入

0 = 输出

OD = 漏极开路 (没有 P 二极管接到 VDD)

注 1: 当 CCP2MX 配置位置 1 时,对 CCP2 进行默认分配。

2: 当 CCP2MX 配置位清零时,对 CCP2 进行其他分配。

© 2007 Microchip Technology Inc. 超前信息 DS39770A_CN 第 15 页

表 1-3: PIC18F6XJ90 I/O 引脚说明 (续)

衣 1-3: PIC 10F	OVIAN INC AL	M PC "	(鉄ノ	
引脚名称	引脚号	引脚	缓冲器	说明
71)网名你	TQFP	类型	类型	地地
				PORTE 是双向 I/O 端口。
RE0/LCDBIAS1 RE0 LCDBIAS1	2	I/O I	ST 模拟	数字 I/O。 LCD 的 BIAS1 输入。
RE1/LCDBIAS2 RE1 LCDBIAS2	1	I/O I	ST 模拟	数字 I/O。 LCD 的 BIAS2 输入。
LCDBIAS3	64	1	模拟	LCD 的 BIAS3 输入。
RE3/COM0 RE3 COM0	63	I/O O	ST 模拟	数字 I/O。 LCD 的 COM0 输出。
RE4/COM1 RE4 COM1	62	I/O O	ST 模拟	数字 I/O。 LCD 的 COM1 输出。
RE5/COM2 RE5 COM2	61	I/O O	ST 模拟	数字 I/O。 LCD 的 COM2 输出。
RE6/COM3 RE6 COM3	60	I/O O	ST 模拟	数字 I/O。 LCD 的 COM3 输出。
RE7/CCP2/SEG31 RE7 CCP2 ⁽²⁾ SEG31	59	I/O I/O O	ST ST 模拟	数字 I/O。 捕捉 2 输入 / 比较 2 输出 /PWM 2 输出。 LCD 的 SEG31 输出。

图注: TTL = TTL 兼容输入

ST = CMOS 电平的施密特触发器输入

I = 输入

P = 电源

CMOS = CMOS 兼容输入或输出

Analog = 模拟输入

O = 输出

OD =漏极开路(没有P二极管接到VDD)

注 1: 当 CCP2MX 配置位置 1 时,对 CCP2 进行默认分配。

表 1-3: PIC18F6XJ90 I/O 引脚说明(续)

<u>X 1-0; 110101</u>		PT 60.7.				
引脚名称	引脚号	引脚	缓冲器	说明		
刀牌石你	TQFP	类型	类型	Mg 99		
				PORTF 是双向 I/O 端口。		
RF1/AN6/C2OUT/SEG19 RF1 AN6 C2OUT SEG19	17	I/O I O O	ST 模拟 一 模拟	数字 I/O。 模拟输入 6。 比较器 2 的输出。 LCD 的 SEG19 输出。		
RF2/AN7/C1OUT/SEG20 RF2 AN7 C1OUT SEG20	16	I/O I O O	ST 模拟 一 模拟	数字 I/O。 模拟输入 7。 比较器 1 的输出。 LCD 的 SEG20 输出。		
RF3/AN8/SEG21 RF3 AN8 SEG21	15	I/O I O	ST 模拟 模拟	数字 I/O。 模拟输入 8。 LCD 的 SEG21 输出。		
RF4/AN9/SEG22 RF4 AN9 SEG22	14	I/O I O	ST 模拟 模拟	数字 I/O。 模拟输入 9。 LCD 的 SEG22 输出。		
RF5/AN10/CVREF/SEG23 RF5 AN10 CVREF SEG23	13	I/O I O O	ST 模拟 模拟 模拟	数字 I/O。 模拟输入 10。 比较器参考电压输出。 LCD 的 SEG23 输出。		
RF6/AN11/SEG24 RF6 AN11 SEG24	12	I/O I O	ST 模拟 模拟	数字 I/O。 模拟输入 11。 LCD 的 SEG24 输出。		
RF7/AN5/SS/SEG25 RF7 AN5 SS SEG25	11	I/O O I O	ST 模拟 TTL 模拟	数字 I/O。 模拟输入 5。 SPI 从动选择输入。 LCD 的 SEG25 输出。		

图注: TTL = TTL 兼容输入

ST = CMOS 电平的施密特触发器输入

I = 输入

P = 电源

CMOS = CMOS 兼容输入或输出

Analog = 模拟输入

O = 输出

OD = 漏极开路 (没有 P 二极管接到 VDD)

注 1: 当 CCP2MX 配置位置 1 时,对 CCP2 进行默认分配。

2: 当 CCP2MX 配置位清零时,对 CCP2 进行其他分配。

© 2007 Microchip Technology Inc. 超前信息 DS39770A_CN第17页

表 1-3: PIC18F6XJ90 I/O 引脚说明(续)

夜 1-5; 110101 0		PP 80.7		·
引脚名称	引脚 号 TQFP	引脚 类型	缓冲器 类型	说明
				PORTG 是双向 I/O 端口。
RG0/LCDBIAS0	3			
RG0		I/O	ST	数字 I/O。
LCDBIAS0		I	模拟	LCD 的 BIASO 输入。
RG1/TX2/CK2	4			
RG1		1/0	ST	数字 I/O。
TX2 CK2		0 I/O	— ST	AUSART 异步发送。
		1/0	31	AUSART 同步时钟 (见相关的 RX2/DT2 引脚信息)。
RG2/RX2/DT2/VLCAP1	5			
RG2		1/0	ST	数字 I/O。
RX2 DT2		 /O	ST ST	AUSART 异步接收。
VLCAP1		1/0	模拟	AUSART 同步数据 (见相关的 TX2/CK2 引脚信息)。 LCD 电荷泵电容输入。
		'	快1以	LOD 电彻水电台相入。
RG3/VLCAP2	6	1/0	ОТ	W
RG3 VLCAP2		I/O	ST 模拟	数字 I/O。 LCD 电荷泵电容输入。
		'	′	LCD 电何永电谷潮入。
RG4/SEG26	8		ОТ	W
RG4 SEG26		I/O O	ST	数字 I/O。
	0.05.44.50		模拟	LCD 的 SEG26 输出。
Vss	9, 25, 41, 56	P -		逻辑和 I/O 引脚的参考地。
VDD	26, 38, 57	Р	_	逻辑和I/O引脚的正电源。
AVss	20	Р	_	模拟模块的参考地。
AVDD	19	Р	_	模拟模块的正电源。
ENVREG	18	I	ST	片上稳压器使能。
VDDCORE/VCAP	10			内核逻辑电源或外部滤波电容连接。
VDDCORE		P	_	单片机内核逻辑的正电源 (稳压器禁止)。
VCAP		Р	_	外部滤波电容连接 (稳压器使能)。

图注: TTL = TTL 兼容输入

ST = CMOS 电平的施密特触发器输入

I = 输入

P = 电源

CMOS = CMOS 兼容输入或输出

Analog = 模拟输入

O = 输出

OD = 漏极开路 (没有 P 二极管接到 VDD)

注 1: 当 CCP2MX 配置位置 1 时,对 CCP2 进行默认分配。

2: 当 CCP2MX 配置位清零时,对 CCP2 进行其他分配。

© 2007 Microchip Technology Inc.

表 1-4: PIC18F8XJ90 I/O 引脚说明

衣 1-4: PIC18F	8XJ90 I/O 51	呼近り	1	
 引脚名称	引脚号	引脚	缓冲器	
711144721737	TQFP	类型	类型	250
MCLR	9	I	ST	主清零 (输入)或编程电压 (输入)。此引脚为低电平时,器件复位。
OSC1/CLKI/RA7 OSC1 CLKI	49	 	CMOS CMOS	振荡器晶振或外部时钟输入。 振荡器晶振输入。 外部时钟源输入。总是与引脚功能 OSC1 复用。(见相关的 OSC1/CLKI 和 OSC2/CLKO 引脚信息。)
OSC2/CLKO/RA6	50	1/0	IIL	通用I/O引脚。
OSC2 CLKO	30	0	_ _	振荡器晶振或时钟输出。 振荡器晶振输出。在晶振振荡器模式下,该引脚与晶振 或谐振器相连。 在 EC 模式下, OSC2 引脚输出 CLKO 振荡信号,该信 号是 OSC1 引脚上振荡信号的 4 分频信号,频率等于指令
RA6		I/O	TTL	周期的倒数。 通用 I/O 引脚。
				PORTA 是双向 I/O 端口。
RA0/AN0 RA0 AN0	30	I/O I	TTL 模拟	数字 I/O。 模拟输入 0。
RA1/AN1/SEG18 RA1 AN1 SEG18	29	I/O I O	TTL 模拟 模拟	数字 I/O。 模拟输入 1。 LCD 的 SEG18 输出。
RA2/AN2/VREF- RA2 AN2 VREF-	28	I/O I I	TTL 模拟 模拟	数字 I/O。 模拟输入 2。 A/D 参考电压 (低电平)输入。
RA3/AN3/VREF+ RA3 AN3 VREF+	27	I/O I I	TTL 模拟 模拟	数字 I/O。 模拟输入 3。 A/D 参考电压 (高电平) 输入。
RA4/T0CKI/SEG14 RA4 T0CKI SEG14	34	I/O I O	ST/OD ST 模拟	数字 I/O。当配置为输出时为漏极开路。 Timer0 外部时钟输入。 LCD 的 SEG14 输出。
RA5/AN4/SEG15 RA5 AN4 SEG15	33	I/O I O	TTL 模拟 模拟	数字 I/O。 模拟输入 4。 LCD 的 SEG15 输出。
RA6				请参见 OSC2/CLKO/RA6 引脚信息。
RA7				请参见 OSC1/CLKI/RA7 引脚信息。

图注: TTL = TTL 兼容输入

ST = CMOS 电平的施密特触发器输入

| = 输入

P = 电源

CMOS = CMOS 兼容输入或输出

Analog = 模拟输入

O = 输出

OD = 漏极开路 (没有 **P** 二极管接到 **V**DD)

注 1: 当 CCP2MX 配置位置 1 时,对 CCP2 进行默认分配。

表 1-4: PIC18F8XJ90 I/O 引脚说明 (续)

表 1-4: PIC18F	8XJ90 I/O 号	四児ツ	(绥)	,
引脚名称	引脚号	引脚	缓冲器	说明
51牌名称	TQFP	类型	类型	光 朔
				PORTB 是双向 I/O 端口。 PORTB 在所有输入端都可软件编程为内部弱上拉。
RB0/INT0/SEG30 RB0 INT0 SEG30	58	I/O I O	TTL ST 模拟	数字 I/O。 外部中断 0。 LCD 的 SEG30 输出。
RB1/INT1/SEG8 RB1 INT1 SEG8	57	I/O I O	TTL ST 模拟	数字 I/O。 外部中断 1。 LCD 的 SEG8 输出。
RB2/INT2/SEG9 RB2 INT2 SEG9	56	I/O I O	TTL ST 模拟	数字 I/O。 外部中断 2。 LCD 的 SEG9 输出。
RB3/INT3/SEG10 RB3 INT3 SEG10	55	I/O I O	TTL ST 模拟	数字 I/O。 外部中断 3。 LCD 的 SEG10 输出。
RB4/KBI0/SEG11 RB4 KBI0 SEG11	54	I/O I O	TTL TTL 模拟	数字 I/O。 电平变化中断引脚。 LCD 的 SEG11 输出。
RB5/KBI1/SEG29 RB5 KBI1 SEG29	53	I/O I O	TTL TTL 模拟	数字 I/O。 电平变化中断引脚。 LCD 的 SEG29 输出。
RB6/KBI2/PGC RB6 KBI2 PGC	52	I/O I I/O	TTL TTL ST	数字 I/O。 电平变化中断引脚。 在线调试器和 ICSP™ 编程时钟引脚。
RB7/KBI3/PGD RB7 KBI3 PGD	47	I/O I I/O	TTL TTL ST	数字 I/O。 电平变化中断引脚。 在线调试器和 ICSP 编程数据引脚。

图注: TTL = TTL 兼容输入

ST = CMOS 电平的施密特触发器输入

= 输入

= 电源

CMOS = CMOS 兼容输入或输出

Analog = 模拟输入

0 = 输出

OD = 漏极开路 (没有 P 二极管接到 VDD)

1: 当 CCP2MX 配置位置 1 时,对 CCP2 进行默认分配。 注

表 1-4: PIC18F8XJ90 I/O 引脚说明(续)

χ 1-4: FIC 101	引脚号					
引脚名称	TQFP	引脚 类型	缓冲器 类型	说明		
D007400074004				PORTC 是双向 I/O 端口。		
RC0/T10SO/T13CKI RC0 T10SO T13CKI	36	I/O O I	ST — ST	数字 I/O。 Timer1 振荡器输出。 Timer1/Timer3 外部时钟输入。		
RC1/T1OSI/CCP2/SEG32 RC1 T1OSI CCP2 ⁽¹⁾ SEG32	35	I/O I I/O O	ST CMOS ST 模拟	数字 I/O。 Timer1 振荡器输入。 捕捉 2 输入 / 比较 2 输出 /PWM2 输出。 LCD 的 SEG32 输出。		
RC2/CCP1/SEG13 RC2 CCP1 SEG13	43	I/O I/O O	ST ST 模拟	数字 I/O。 捕捉 1 输入 / 比较 1 输出 /PWM1 输出。 LCD 的 SEG13 输出。		
RC3/SCK/SCL/SEG17 RC3 SCK SCL SEG17	44	I/O I/O I/O O	ST ST ST 模拟	数字 I/O。 SPI 模式的同步串行时钟输入 / 输出。 I ² C™ 模式的同步串行时钟输入 / 输出。 LCD 的 SEG17 输出。		
RC4/SDI/SDA/SEG16 RC4 SDI SDA SEG16	45	I/O I I/O O	ST ST ST 模拟	数字 I/O。 SPI 数据输入。 I ² C 数据 I/O。 LCD 的 SEG16 输出。		
RC5/SDO/SEG12 RC5 SDO SEG12	46	I/O O O	ST 一 模拟	数字 I/O。 SPI 数据输出。 LCD 的 SEG12 输出。		
RC6/TX1/CK1/SEG27 RC6 TX1 CK1 SEG27	37	I/O O I/O O	ST 一 ST 模拟	数字 I/O。 EUSART 异步发送。 EUSART 同步时钟 (见相关的 RX1/DT1 引脚信息)。 LCD 的 SEG27 输出。		
RC7/RX1/DT1/SEG28 RC7 RX1 DT1 SEG28	38	I/O I I/O O	ST ST ST 模拟	数字 I/O。 EUSART 异步接收。 EUSART 同步数据 (见相关的 TX1/CK1 引脚信息)。 LCD 的 SEG28 输出。		

图注: TTL = TTL 兼容输入

ST = CMOS 电平的施密特触发器输入

I = 输入

P = 电源

CMOS = CMOS 兼容输入或输出

Analog = 模拟输入

O = 输出

OD = 漏极开路 (没有 **P** 二极管接到 **V**DD)

注 1: 当 CCP2MX 配置位置 1 时,对 CCP2 进行默认分配。

2: 当 CCP2MX 配置位清零时,对 CCP2 进行其他分配。

© 2007 Microchip Technology Inc. 超前信息 DS39770A_CN第21页

表 1-4: PIC18F8XJ90 I/O 引脚说明 (续)

衣 1-4: PIC 10F	OVIAN INC All	ルチャレン	(鉄ノ	·
引脚名称	引脚号	引脚	缓冲器	说明
71)网名你	TQFP	类型	类型	29 20 20 20 20 20 20 20 20 20 20 20 20 20
				PORTD 是双向 I/O 端口。
RD0/SEG0 RD0 SEG0	72	I/O O	ST 模拟	数字 I/O。 LCD 的 SEG0 输出。
RD1/SEG1 RD1 SEG1	69	I/O O	ST 模拟	数字 I/O。 LCD 的 SEG1 输出。
RD2/SEG2 RD2 SEG2	68	I/O O	ST 模拟	数字 I/O。 LCD 的 SEG2 输出。
RD3/SEG3 RD3 SEG3	67	I/O O	ST 模拟	数字 I/O。 LCD 的 SEG3 输出。
RD4/SEG4 RD4 SEG4	66	I/O O	ST 模拟	数字 I/O。 LCD 的 SEG4 输出。
RD5/SEG5 RD5 SEG5	65	I/O O	ST 模拟	数字 I/O。 LCD 的 SEG5 输出。
RD6/SEG6 RD6 SEG6	64	I/O O	ST 模拟	数字 I/O。 LCD 的 SEG6 输出。
RD7/SEG7 RD7 SEG7	63	I/O O	ST 模拟	数字 I/O。 LCD 的 SEG7 输出。

图注: TTL = TTL 兼容输入

ST = CMOS 电平的施密特触发器输入

= 输入

= 电源

CMOS = CMOS 兼容输入或输出

Analog = 模拟输入 O = 输出

OD = 漏极开路 (没有 P 二极管接到 VDD)

1: 当 CCP2MX 配置位置 1 时,对 CCP2 进行默认分配。

表 1-4: PIC18F8XJ90 I/O 引脚说明(续)

1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 	071000 170 71	W 1 0 0 7	1 \-/A/	
可聞友物	引脚号	引脚	缓冲器	说明
引脚名称	TQFP	类型	类型	Mr. 493
				PORTE 是双向 I/O 端口。
RE0/LCDBIAS1 RE0 LCDBIAS1	4	I/O I	ST 模拟	数字 I/O。 LCD 的 BIAS1 输入。
RE1/LCDBIAS2 RE1 LCDBIAS2	3	I/O I	ST 模拟	数字 I/O。 LCD 的 BIAS2 输入。
LCDBIAS3	78	I	模拟	LCD 的 BIAS3 输入。
RE3/COM0 RE3 COM0	77	I/O O	ST 模拟	数字 I/O。 LCD 的 COM0 输出。
RE4/COM1 RE4 COM1	76	I/O O	ST 模拟	数字 I/O。 LCD 的 COM1 输出。
RE5/COM2 RE5 COM2	75	I/O O	ST 模拟	数字 I/O。 LCD 的 COM2 输出。
RE6/COM3 RE6 COM3	74	I/O O	ST 模拟	数字 I/O。 LCD 的 COM3 输出。
RE7/CCP2/SEG31 RE7 CCP2 ⁽²⁾ SEG31	73	I/O I/O O	ST ST 模拟	数字 I/O。 捕捉 2 输入 / 比较 2 输出 /PWM 2 输出。 LCD 的 SEG31 输出。

图注: TTL = TTL 兼容输入

ST = CMOS 电平的施密特触发器输入

| = 输入

P = 电源

CMOS = CMOS 兼容输入或输出

Analog = 模拟输入

O = 输出

 OD
 = 漏极开路 (没有 P 二极管接到 VDD)

注 1: 当 CCP2MX 配置位置 1 时,对 CCP2 进行默认分配。

表 1-4: PIC18F8XJ90 I/O 引脚说明(续)

衣 1-4: PIC 10F		ער גוע איין.	」(鉄ノ	
引脚名称	引脚号	引脚	缓冲器	
710种石45	TQFP	类型	类型	₩. 193
DE4/ANG/2000/JT/0E-040	00			PORTF 是双向 I/O 端口。
RF1/AN6/C2OUT/SEG19 RF1 AN6 C2OUT SEG19	23	I/O I O O	ST 模拟 一 模拟	数字 I/O。 模拟输入 6。 比较器 2 的输出。 LCD 的 SEG19 输出。
RF2/AN7/C1OUT/SEG20 RF2 AN7 C1OUT SEG20	18	I/O I O O	ST 模拟 一 模拟	数字 I/O。 模拟输入 7。 比较器 1 的输出。 LCD 的 SEG20 输出。
RF3/AN8/SEG21 RF3 AN8 SEG21	17	I/O I O	ST 模拟 模拟	数字 I/O。 模拟输入 8。 LCD 的 SEG21 输出。
RF4/AN9/SEG22 RF4 AN9 SEG22	16	I/O I O	ST 模拟 模拟	数字 I/O。 模拟输入 9。 LCD 的 SEG22 输出。
RF5/AN10/CVREF/SEG23 RF5 AN10 CVREF SEG23	15	I/O I O O	ST 模拟 模拟 模拟	数字 I/O。 模拟输入 10。 比较器参考电压输出。 LCD 的 SEG23 输出。
RF6/AN11/SEG24 RF6 AN11 SEG24	14	I/O I O	ST 模拟 模拟	数字 I/O。 模拟输入 11。 LCD 的 SEG24 输出。
RF7/AN5/SS/SEG25 RF7 AN5 SS SEG25	13	I/O O I O	ST 模拟 TTL 模拟	数字 I/O。 模拟输入 5。 SPI 从动选择输入。 LCD 的 SEG25 输出。

图注: TTL = TTL 兼容输入

ST = CMOS 电平的施密特触发器输入

I = 输入

P = 电源

CMOS = CMOS 兼容输入或输出

Analog = 模拟输入

O = 输出

OD =漏极开路(没有P二极管接到VDD)

注 1: 当 CCP2MX 配置位置 1 时,对 CCP2 进行默认分配。

表 1-4: PIC18F8XJ90 I/O 引脚说明(续)

		47 00 J	, <u> </u>	
引脚名称	引脚号	引脚	缓冲器	说明
71,047-61405	TQFP	类型	类型	死 ·为
				PORTG 是双向 I/O 端口。
RG0/LCDBIAS0 RG0 LCDBIAS0	5	I/O I	ST 模拟	数字 I/O。 LCD 的 BIAS0 输入。
RG1/TX2/CK2 RG1 TX2 CK2	6	I/O O I/O	ST — ST	数字 I/O。 AUSART 异步发送。 AUSART 同步时钟 (见相关的 RX2/DT2 引脚信息)。
RG2/RX2/DT2/VLCAP1 RG2 RX2 DT2 VLCAP1	7	I/O I I/O I	ST ST ST 模拟	数字 I/O。 AUSART 异步接收。 AUSART 同步数据 (见相关的 TX2/CK2 引脚信息)。 LCD 电荷泵电容输入。
RG3/VLCAP2 RG3 VLCAP2	8	I/O I	ST 模拟	数字 I/O。 LCD 电荷泵电容输入。
RG4/SEG26 RG4 SEG26	10	I/O O	ST 模拟	数字 I/O。 LCD 的 SEG26 输出。

图注: TTL = TTL 兼容输入

ST = CMOS 电平的施密特触发器输入

I = 输入

P = 电源

CMOS = CMOS 兼容输入或输出

Analog = 模拟输入

O = 输出

OD = 漏极开路 (没有 P 二极管接到 V_{DD})

注 1: 当 CCP2MX 配置位置 1 时,对 CCP2 进行默认分配。

表 1-4: PIC18F8XJ90 I/O 引脚说明 (续)

秋 1-4; 1 10 101	ONOSO I/O JI	TT DU 7) (次)	
引脚名称	引脚号	引脚	缓冲器	
717种石7小	TQFP	类型	类型	מייש
				PORTH 是双向 I/O 端口。
RH0/SEG47 RH0 SEG47	79	I/O O	ST 模拟	数字 I/O。 LCD 的 SEG47 输出。
RH1/SEG46 RH1 SEG46	80	I/O O	ST 模拟	数字 I/O。 LCD 的 SEG46 输出。
RH2/SEG45 RH2 SEG45	1	I/O O	ST 模拟	数字 I/O。 LCD 的 SEG45 输出。
RH3/SEG44 RH3 SEG44	2	I/O O	ST 模拟	数字 I/O。 LCD 的 SEG44 输出。
RH4/SEG40 RH4 SEG40	22	I/O O	ST 模拟	数字 I/O。 LCD 的 SEG40 输出。
RH5/SEG41 RH5 SEG41	21	I/O O	ST 模拟	数字 I/O。 LCD 的 SEG41 输出。
RH6/SEG42 RH6 SEG42	20	I/O O	ST 模拟	数字 I/O。 LCD 的 SEG42 输出。
RH7/SEG43 RH7 SEG43	19	I/O O	ST 模拟	数字 I/O。 LCD 的 SEG43 输出。

图注: TTL = TTL 兼容输入

ST = CMOS 电平的施密特触发器输入

= 输入

= 电源

CMOS = CMOS 兼容输入或输出

Analog = 模拟输入 O = 输出

OD = 漏极开路 (没有 P 二极管接到 VDD)

注 1: 当 CCP2MX 配置位置 1 时,对 CCP2 进行默认分配。

表 1-4: PIC18F8XJ90 I/O 引脚说明(续)

	引脚号	引脚	缓冲器	
引脚名称	TQFP	类型	类型	说明
				PORTJ 是双向 I/O 端口。
RJ0	62	I/O	ST	数字 I/O。
RJ1/SEG33 RJ1 SEG33	61	I/O O	ST 模拟	数字 I/O。 LCD 的 SEG33 输出。
RJ2/SEG34 RJ2 SEG34	60	I/O O	ST 模拟	数字 I/O。 LCD 的 SEG34 输出。
RJ3/SEG35 RJ3 SEG35	59	I/O O	ST 模拟	数字 I/O。 LCD 的 SEG35 输出。
RJ4/SEG39 RJ4 SEG39	39	I/O O	ST 模拟	数字 I/O。 LCD 的 SEG39 输出。
RJ5/SEG38 RJ5 SEG38	40	I/O O	ST 模拟	数字 I/O。 LCD 的 SEG38 输出。
RJ6/SEG37 RJ6 SEG37	41	I/O O	ST 模拟	数字 I/O。 LCD 的 SEG37 输出。
RJ7/SEG36 RJ7 SEG36	42	/O O	ST 模拟	数字 I/O。 LCD 的 SEG36 输出。
Vss	11, 31, 51, 70	Р		逻辑和I/O引脚的参考地。
VDD	32, 48, 71	Р	_	逻辑和I/O引脚的正电源。
AVss	26	Р	_	模拟模块的参考地。
AVDD	25	Р	_	模拟模块的正电源。
ENVREG	24	I	ST	片上稳压器使能。
VDDCORE/VCAP VDDCORE VCAP	12	P P	_ _	内核逻辑电源或外部滤波电容连接。 单片机内核逻辑的正电源 (稳压器禁止)。 外部滤波电容连接 (稳压器使能)。

图注: TTL = TTL 兼容输入

ST = CMOS 电平的施密特触发器输入

I = 输入

P = 电源

CMOS = CMOS 兼容输入或输出

Analog = 模拟输入

0 = 输出

OD = 漏极开路 (没有 P 二极管接到 VDD)

注 1: 当 CCP2MX 配置位置 1 时,对 CCP2 进行默认分配。

2: 当 CCP2MX 配置位清零时,对 CCP2 进行其他分配。

© 2007 Microchip Technology Inc. 超前信息 DS39770A_CN第27页

注:

2.0 振荡器配置

2.1 振荡器类型

PIC18F85J90系列器件可以在6种不同的振荡器模式下工作:

1. HS 高速晶振/谐振器

2. HSPLL 带软件 PLL 控制的高速晶振 / 谐振器

3. EC 带 Fosc/4 输出的外部时钟

4. ECPLL 带软件 PLL 控制的外部时钟

5. INTOSC 内部快速 RC (8 MHz) 振荡器


6. INTRC 31 kHz 内部振荡器

用户可以通过编程 FOSC2:FOSC0 配置位来选择其中 5 种模式。第 6 种模式(INTRC)可在软件控制下使用;它也可被配置为器件复位时的默认模式。

此外,PIC18F85J90 系列器件可以在软件控制下或在某些条件下自动在不同时钟源之间进行切换。通过实时管理器件时钟速度而无需复位应用,进一步节省了功耗。

图 2-1 显示了 PIC18F85J90 系列器件的时钟源。





2.2 控制寄存器

OSCCON 寄存器 (寄存器 2-1) 控制器件时钟操作的主要方面。它选择要使用的振荡器类型、要调用的功耗管理模式以及 INTOSC 源的输出频率。它还提供振荡器的状态。

OSCTUNE 寄存器 (寄存器 2-2) 控制内部振荡器模块的调节和操作。它还实现了 PLLEN 位,该位用于控制内部振荡器模式下锁相环 (PLL) 的操作 (见**第 2.4.3 节 "PLL 倍频器"**)。

寄存器 2-1: OSCCON: 振荡器控制寄存器

R/W-0	R/W-1	R/W-0	R/W-0	R ⁽¹⁾	R-0	R/W-0	R/W-0
IDLEN	IRCF2	IRCF1	IRCF0	OSTS	IOFS	SCS1	SCS0
bit 7							bit 0

图注:			
R = 可读位	W = 可写位	U = 未用位,读为 0	
-n = POR 值	1 = 置 1	0 = 清零	x = 未知

bit 7 **IDLEN:** 空闲使能位

1 = 执行 SLEEP 指令后器件进入空闲模式 0 = 执行 SLEEP 指令后器件进入休眠模式

bit 6-4 IRCF2:IRCF0: INTOSC 源频率选择位 (2)

111 = 8 MHz (由 INTOSC 直接驱动时钟)

110 = 4 MHz

101 = 2 MHz

100 = 1 MHz (默认值)

011 = 500 kHz 010 = 250 kHz

001 = **125** kHz

000 = 31 kHz (来自 INTOSC/256 或 INTRC) (3)

bit 3 **OSTS:** 振荡器起振延时状态位 (1)

1 = 振荡器起振定时器 (OST) 延时已结束; 主振荡器正在运行

0 = 振荡器起振定时器 (OST) 延时正在进行; 主振荡器尚未就绪

bit 2 **IOFS:** INTOSC 频率稳定位

1 = 快速 RC 振荡器频率稳定

0 = 快速 RC 振荡器频率不稳定

bit 1-0 **SCS1:SCS0:** 系统时钟选择位 (4)

11 = 内部振荡器模块

10 = 主振荡器

01 = Timer1 振荡器

当 FOSC2 = 1 时:

00 = 主振荡器

当 FOSC2 = 0 时:

00 = 内部振荡器

注 1: 复位状态取决于 IESO 配置位的状态。

2: 如果由内部振荡器提供器件时钟,修改这些位将导致立即生效的时钟频率切换。

3: 时钟源由 INTSRC 位 (OSCTUNE<7>) 选择,请参见上文。

4: 修改这些位将导致立即生效的时钟源切换。

寄存器 2-2: OSCTUNE: 振荡器调节寄存器

R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
INTSRC	PLLEN ⁽¹⁾	TUN5	TUN4	TUN3	TUN2	TUN1	TUN0
bit 7							bit 0

 图注:
 R = 可读位
 W = 可写位
 U = 未用位,读为 0

 -n = POR 值
 1 = 置 1
 0 = 清零
 x = 未知

bit 7 INTSRC: 内部振荡器低频源选择位

1 = 来自 8 MHz INTOSC 源的 31.25 kHz 器件时钟 (使能 256 分频)

0 = 来自 INTRC 31 kHz 振荡器的 31 kHz 器件时钟

bit 6 PLLEN: 倍频器 PLL 使能位 (1)

1 = 使能 PLL 0 = 禁止 PLL

bit 5-0 **TUN5:TUN0:** 快速 RC 振荡器 (INTOSC) 频率调节位

011111 = 最高频率

•

•

000001

000000 = 中心频率。快速 RC 振荡器运行在已校准的频率上。

111111

:

100000 = 最低频率

注 1: 仅在 ECPLL 和 HSPLL 振荡器配置中可用,其他情况下,此位不可用,并且读为 0。

2.3 时钟源与振荡器切换

基本上, PIC18F85J90系列器件都有3种独立的时钟源:

- 主振荡器
- 辅助振荡器
- 内部振荡器

主振荡器可认为是主要的器件振荡器。这些是指与OSC1和OSC2引脚连接的任何外部振荡器,包括外部晶振和谐振器模式以及外部时钟模式。在某些情况下,内部振荡器模块也可认为是主振荡器。特定的模式由FOSC配置位定义。这些模式的详细信息将在第 2.4 节 "外部振荡器模式"中进行介绍。

辅助振荡器是指那些不与OSC1或OSC2引脚连接的外部时钟源。即使在控制器处于功耗管理模式时,这些时钟源仍可继续工作。PIC18F85J90系列器件将 Timer1振荡器作为辅助振荡器源。此振荡器(在所有功耗管理模式中)通常是实时时钟等功能的时基。将在第 11.3 节 "Timer1 振荡器" 中详细讨论 Timer1 振荡器。

除了在某些情况下作为主时钟源之外,**内部振荡器**还可以作为功耗管理模式的时钟源。 INTRC 源也可作为几种特殊功能部件(例如 WDT 和故障保护时钟监视器)的时钟源。在**第 2.5 节 "内部振荡器模块"**中对内部振荡器模块进行了更详细的讨论。

PIC18F85J90 系列包含了允许器件时钟源从主振荡器(由器件配置选择)切换到其他时钟源的功能。当使能备用时钟源时,可以使用多种功耗管理工作模式。

2.3.1 时钟源选择

系统时钟选择位 SCS1:SCS0 (OSCCON<1:0>) 用于选择时钟源。可用的时钟源包括主时钟(由FOSC1:FOSC0 配置位定义)、辅助时钟(Timer1 振荡器)和内部振荡器。当写入一个或多个位之后,接着是一段很短的时钟转换间隔,然后时钟源会改变。

OSTS(OSCCON<3>)和 T1RUN(T1CON<6>)位指出当前提供器件时钟的是哪一个时钟源。OSTS 位置1表明振荡器起振定时器(OST)已超时且主时钟在主时钟模式下提供器件时钟。T1RUN 位置 1表明 Timer1振荡器正在辅助时钟模式下提供器件时钟。在功耗管理模式下,任何时候这些位中只有一个会置 1。如果这些位都没有置 1,则表示当前时钟源是 INTRC,或内部振荡器刚刚起振且尚未稳定。

IDLEN 位决定当执行 SLEEP 指令时器件是进入休眠模式还是某个空闲模式。

第 3.0 节 "功耗管理模式" 更详细地讨论了 OSCCON 寄存器中标志位和控制位的使用。

- 注 1: 要选择辅助时钟源,必须使能 Timer1 振荡器。通过将 Timer1 控制寄存器中的 T1OSCEN 位(T1CON<3>)置 1,可以 使能 Timer1 振荡器。如果未使能 Timer1 振荡器,则在执行 SLEEP 指令时选择辅助时钟源的任何尝试都会被忽略。
 - 2: 建议在Timer1振荡器稳定工作之后再执行 SLEEP指令,否则当Timer1振荡器起振时 可能会发生很长的延时。

2.3.1.1 系统时钟选择和 FOSC2 配置位

在所有形式的复位中,SCS 位都会被清零。在器件的默 认配置中,这意味着 FOSC1:FOSC0 定义的主振荡器 (也就是 HS 或 EC 模式的一种)用作器件复位时的主 时钟源。

复位时的默认时钟配置可以随着 FOSC2 配置位的改变而改变。该位决定在随后的器件复位时是外部还是内部振荡器 将作为默认的时钟源。此外,它还会影响SCS1:SCS0 在其复位状态时(= 00)时钟源的选择。当FOSC2 = 1(默认)时,不管何时 SCS1:SCS0 = 00,都选择由 FOSC1:FOSC0 定义的振荡器源。当 FOSC2 = 0时,不管何时 SCS1:SCS2 = 00,都选择内部振荡器模块。

在内部振荡器模块作为复位时默认时钟的情况下,快速RC 振荡器(INTOSC)将被用作器件时钟源。它将从1 MHz 开始起振,这是对应于 IRCF2:IRCF0 位复位值(100)的后分频器选项。

不管 FOSC2 的设置如何,INTRC 总是会在器件上电时被使能。它将作为时钟源直到器件从存储器中装入了它的配置值。此时 FOSC 配置位被读取并选择了振荡器的工作模式。

注意主时钟或内部振荡器在任何时刻下都会有两种可能的 SCS1:SCS0 设置选项,取决于 FOSC2 的值。

2.3.2 振荡器转换

PIC18F85J90 系列器件包含在时钟源切换时防止时钟产生"毛刺"的电路。在切换时钟时,系统时钟会有短暂的停顿。该停顿的时间长度是旧时钟源的两个周期加上新时钟源的三到四个周期的和。此公式假设新时钟源是稳定的。

第 3.1.2 节"进入功耗管理模式"详细讨论了时钟转换。

外部振荡器模式 2.4

2.4.1 晶振/陶瓷谐振器 (HS 模式)

在 HS 或 HSPLL 振荡器模式下, 晶振或陶瓷谐振器与 OSC1 和 OSC2 引脚相连来产生振荡信号。图 2-2 显示 了引脚连接方式。

振荡器的设计要求使用平行切割的晶体。

使用顺序切割的晶体, 可能会使振荡器产 生的频率超出晶体制造厂商所给的参数范

表 2-1: 陶瓷谐振器的电容选择

使用的典型电容值:								
模式 频率 OSC1 OSC2								
HS	8.0 MHz 16.0 MHz	27 pF 22 pF	27 pF 22 pF					

上述电容值仅供设计参考。

要得到理想的振荡器工作状况,可能需要不同的电容 值。用户应当在设计的 VDD 和温度条件下测试振荡器 的性能。请参见以下应用笔记以获取振荡器具体信息:

- AN588, "PICmicro® Microcontroller Oscillator Design Guide "
- AN826, "Crystal Oscillator Basics and Crystal Selection for rfPIC® and PICmicro® Devices "
- AN849, "Basic PICmicro® Oscillator Design"
- AN943, "Practical PICmicro® Oscillator Analysis and Design "
- · AN949, "Making Your Oscillator Work"

更多信息,请参见表 2-2 下方的"注"。

表 2-2: 晶振的电容选择

振荡器 类型	晶振 频率	已测试的典型电容值:	
		C1	C2
HS	4 MHz	27 pF	27 pF
	8 MHz	22 pF	22 pF
	20 MHz	15 pF	15 pF

上述电容值仅供设计参考。


要得到理想的振荡器工作状况,可能需要不同的电容 值。用户应当在设计的 VDD 和温度条件下测试振荡器 的性能。

请参见表 2-1 中列出的 Microchip 应用笔记以获取有关 振荡器设计的相关信息。更多信息,请参见本表下方 的"注"。

注 1: 电容值越大,振荡器的稳定性越高,但同 时起振时间也越长。

- 2: 因为每种谐振器 / 晶振都有其自身特性, 用户应当向谐振器 / 晶振制造厂商询问外 部元件的适当值。
- 3: 可能需要使用电阻 Rs 以避免对低驱动规 格的晶体造成过驱动。
- 4: 请始终在设计的 VDD 和温度范围下验证振 荡器性能。

图 2-2: 晶振/陶瓷谐振器工作原理 (HS 或 HSPLL 配置)



1: 关于C1和C2的初始值,请参见表 2-1和表 2-2。


- 2: 对于AT条形切割的晶体可能会需要一个串联电 阴 (Rs)。
- 3: RF的值随选定的振荡器模式变化。

2.4.2 外部时钟输入(EC模式)

EC 和 ECPLL 振荡器模式要求 OSC1 引脚与一个外部时钟源相连。在上电复位后或从休眠模式退出后,不需要振荡器起振时间。


在 EC 振荡器模式下,由 OSC2 引脚输出振荡器频率的 4 分频信号。此信号可用于测试或同步其他逻辑。图 2-3 显示了 EC 振荡器模式的引脚连接方式。

图 2-3: 外部时钟输入工作原理 (EC 配置)



如图 2-4 所示,在 HS 模式下,OSC1 引脚也可以连接外部时钟源。在此配置中,OSC2 上无法得到 4 分频输出信号。

图 2-4: 外部时钟输入工作原理 (HS 振荡器配置)




2.4.3 PLL 倍频器

如果用户希望使用低频晶振电路或通过晶振将器件频率调节至其最高额定频率,可以选择使用锁相环(PLL)电路。对于担心高频晶振引起 EMI 或需要内部振荡器提供高速时钟的用户而言,这样做可能有用。基于这些原因,可以使用 HSPLL 和 ECPLL 模式。

HSPLL和ECPLL模式可以以外部振荡源频率的4倍运行器件,从而最高频率可达40 MHz。通过将FOSC2:FOSC0配置位(CONFIG2L<2:0>)编程为110(用于ECPLL)或100(用于HSPLL),可以使能PLL。此外,还必须将PLLEN位(OSCTUNE<6>)置1。清零PLLEN会禁止PLL,与所选的振荡器配置无关。它还允许用软件更灵活地控制应用的时钟速度。

图 2-5: PLL 框图



2.5 内部振荡器模块

PIC18F85J90 系列器件含有可产生两种不同时钟信号的内部振荡器模块。这两种信号均可充当单片机的时钟源,从而避免在 OSC1 和/或 OSC2 引脚上使用外部振荡电路。

主输出是快速 RC 振荡器或 INTOSC,一个 8 MHz 的时钟源,可以用于直接驱动器件时钟。它还可以驱动一个后分频器,该分频器可提供从 31 kHz 到 4 MHz 的时钟频率。当选择了 125 kHz 到 8 MHz 的时钟频率时,就会使能 INTOSC。当选择了 31 kHz 的时钟频率时,根据 INTSRC位(OSCTUNE<7>)的设置,还能使能 INTOSC输出。

另一个时钟源是内部 RC 振荡器(INTRC),它提供了标称值为 31 kHz 的输出。如果选择 INTRC 作为器件的时钟源,它就会被使能。当使能以下任一功能时,也将自动使能 INTRC:

- 上电延时定时器
- 故障保护时钟监视器
- 看门狗定时器
- 双速启动

第 22.0 节 "CPU 的特殊性能"将详细讨论以上功能。

通过配置 OSCCON 寄存器的 IRCF 位,可以选择时钟源频率(INTOSC 直接频率、INTOSC 后分频器频率或INTRC 直接频率)。器件复位时的默认频率为 1 MHz。

2.5.1 OSC1 和 OSC2 引脚配置

不管何时将内部振荡器配置为默认的时钟源(FOSC2=0), OSC1 和 OSC2 引脚都会被自动重新配置为端口引脚 RA6 和 RA7。在此模式下,它们用作通用数字 I/O。这些引脚上 的所有振荡器功能被禁止。

2.5.2 内部振荡器输出频率和调节

出厂时已校准了内部振荡器模块使之能够产生 8 MHz 的 INTOSC 输出频率。可以通过写 OSCTUNE 寄存器 (寄存器 2-2) 中的 TUN5:TUN0 (OSCTUNE<5:0>),在用户应用中进行调整。

当修改了 OSCTUNE 寄存器后,INTOSC 的频率将变为新的频率。振荡器会在 1 ms 内稳定下来。在此变化期间,代码会继续执行。不会有任何迹象表明时钟频率发生了改变。

INTRC 振荡器的工作独立于 INTOSC 源。电压和温度变化导致的 INTOSC 变化并不一定会使 INTRC 变化,反之亦然。 INTRC 的频率不受 OSCTUNE 的影响。

2.5.3 INTOSC 频率漂移

INTOSC 频率可能会随着 VDD 电压或温度的改变而发生 漂移,这一点可能会以各种方式影响控制器的运行。通过修改 OSCTUNE 寄存器的值可以调节 INTOSC 的频率。这不会对 INTRC 时钟源的频率造成影响。

调节 INTOSC 需要了解何时调节、调节的方向以及在某些情况下的调整量。这里给出了三种补偿技术。

2.5.3.1 用 EUSART 进行补偿

当 EUSART 开始产生帧错误,或者在异步模式下接收数据有错误时可能需要进行调节。帧错误表示器件时钟的频率太高。要对此进行调整,可以减小 OSCTUNE 中的值来降低时钟频率。另一方面,数据中有错误可能表明时钟速度太低。要进行补偿,可以增大 OSCTUNE 中的值来提高时钟频率。

2.5.3.2 用定时器进行补偿

此技术是将器件时钟的速度与某一个参考时钟进行比较。可能要用到两个定时器;一个由外设时钟提供时钟源,而另一个由一个固定的参考源(如 Timer1 振荡器)提供时钟源。

两个定时器都被清零,但由参考源提供时钟信号的定时器产生中断。当中断发生时,使用内部时钟源的定时器值被读取且两个定时器均被清零。如果使用内部时钟源的定时器的值比期望值大很多,则表示内部振荡器模块运行过快。要对此进行调整,需减小 OSCTUNE 寄存器中的值。

2.5.3.3 在捕捉模式下用 CCP 模块进行补偿

CCP 模块可以使用由内部振荡器模块提供时钟信号的独立运行的 Timer1(或 Timer3)和已知周期的外部事件(即交流电源频率)。在 CCPRxH:CCPRxL 寄存器中捕捉并记录第一个事件的时间以备以后使用。当第二个事件导致捕捉时,要用第二个事件的时间减去第一个事件的时间。由于外部事件的周期是已知的,因此可以计算事件之间的时间差。

如果测得的时间比计算得到的时间大很多,则表示内部振荡器模块运行过快。要进行补偿,需减小 OSCTUNE 寄存器中的值。如果测得的时间比计算得到的时间小很多,则表示内部振荡器模块运行过慢。要进行补偿,需增大 OSCTUNE 寄存器中的值。

2.6 功耗管理模式对各种时钟源的影响

当选定了 PRI_IDLE 模式后,指定的主振荡器会继续运行而不中断。对于所有其他功耗管理模式,使用 OSC1 引脚的振荡器会被禁止。OSC1 引脚(以及由振荡器使用的 OSC2 引脚)将会停止振荡。

在辅助时钟模式下(SEC_RUN和SEC_IDLE),Timer1 振荡器作为器件时钟源工作。如果需要,Timer1 振荡器也可以运行在所有功耗管理模式下为 Timer1 或 Timer3 提供时钟。

在 RC_RUN 和 RC_IDLE 模式下,由内部振荡器提供器件时钟源。无论是哪种功耗管理模式,31 kHz 的 INTRC输出均可被直接用来提供时钟并且可被使能来支持多种特殊的功能部件(关于 WDT、故障保护时钟监视器和双速启动的更多信息,请参见第 22.2 节 "看门狗定时器(WDT)"到第 22.5 节 "故障保护时钟监视器")。

如果选择了休眠模式,所有的时钟源都会被停止。因为 休眠模式切断了所有晶体管的开启电流,休眠模式能实 现最小的器件电流消耗 (仅泄漏电流)。

在休眠期间使能任何片上功能都将增加休眠时的电流消耗。要支持WDT工作,需要使能INTRC。Timer1振荡器可以用来为实时时钟提供时钟源。不需要器件时钟源

的其他功能部件也可以工作(即, MSSP 从器件、PSP、INTn 引脚和其他等)。在**第 25.2 节 "直流特性: 掉电和供电电流"**中列出了可能显著增加电流消耗的外设。

2.7 上电延时

由两个定时器控制上电延时,这样大多数应用都无需外接复位电路。上电延时可以确保在器件电源稳定(常规环境下)和主时钟稳定工作之前器件保持在复位状态。关于上电延时的更多信息,请参见第 4.5 节 "上电延时定时器(PWRT)"。

第一个定时器是上电延时定时器(PWRT),在上电时它提供了固定的延迟时间(表 25-10 中的参数 33)。它总是使能的。

第二个定时器是振荡器起振定时器(OST),用于在晶振稳定前使芯片保持在复位状态(HS模式)。OST在计数 1024 个振荡周期后允许振荡器为器件提供时钟。

POR 之后有一个 TCSD 间隔的延时 (表 25-10 中的参数 38),在此延时期间控制器为执行指令做准备。

表 2-3: 休眠模式下 OSC1 和 OSC2 引脚的状态

振荡器模式	OSC1 引脚	OSC2 引脚
EC 和 ECPLL	悬空,由外部时钟驱动	处于逻辑低电平 (时钟 /4 输出)
HS 和 HSPLL	反馈反相器被禁止,处于静止电平	反馈反相器被禁止,处于静止电平
INTOSC	I/O 引脚 RA6,方向由 TRISA<6> 控制	I/O 引脚 RA7,方向由 TRISA<7> 控制

注: 关于由休眠和 MCLR 复位引起的延时,请参见第 4.0 节 "复位"中的表 4-2。

3.0 功耗管理模式

PIC18F85J90 系列器件提供了只需通过管理 CPU 和外设的时钟源就可以管理功耗的功能。一般而言,较低的时钟频率和由时钟源驱动的电路数目的减少会使功耗降低。为了在应用中管理功耗,提供了三种主要的工作模式:

- 运行模式
- 空闲模式
- 休眠模式

这些模式定义了需要为器件的哪些部分提供时钟以及时钟的速度。运行和空闲模式可以使用三种时钟源(主时钟源、辅助时钟源或内部振荡器)中的任意一种;而休眠模式则不使用时钟源。

功耗管理模式包括几个由早期的 PIC® 器件提供的节省功耗的功能。其中之一就是其他 PIC18 器件也提供的时钟切换功能,该功能允许使用 Timer1 振荡器代替主振荡器。节省功耗的功能还包括所有 PIC 器件都提供的休眠模式,在该模式下,器件所有的时钟都停止。

3.1 选择功耗管理模式

选择功耗管理模式之前需要先做出两个决定:是否为CPU 提供时钟源以及选择何种时钟源。IDLEN 位(OSCCON<7>)控制是否为CPU 提供时钟源,而SCS1:SCS0位(OSCCON<1:0>)选择时钟源。表3-1总结了各个模式下的位设置、时钟源和受影响的模块。

3.1.1 时钟源

SCS1:SCS0 位允许为功耗管理模式在三个时钟源中任选其一。它们是:

- 主时钟,由 FOSC2:FOSC0 配置位定义
- 辅助时钟 (Timer1 振荡器)
- 内部振荡器

3.1.2 进入功耗管理模式

可以通过装载 OSCCON 寄存器从一种功耗管理模式切换到另一种功耗管理模式。 SCS1:SCSO 位选择时钟源并确定使用运行模式还是空闲模式。 更改这些位会导致立即切换到一个新的时钟源(假定新时钟源正在运行)。此切换可能会引起时钟转换延时。第 3.1.3 节"时钟转换和状态指示"及其后续章节将会讨论这些问题。

执行SLEEP指令可以触发进入功耗管理空闲模式或休眠模式。最后实际进入哪个模式由 IDLEN 状态位决定。

更改功耗管理模式并不总是要求设置所有的位,而是取决于当前的模式和将要切换到的模式。通过在发出SLEEP指令之前更改振荡器选择位或更改IDLEN位可完成多种模式转换。如果已经正确配置了 IDLEN 位,可能只需执行 SLEEP 指令就可实现模式切换。

表 3-1: 功耗管理模式

4-44	OSCCON 位		模块时钟		THE ALCOHOLIST HE WAS	
模式	IDLEN<7>(1)	SCS1:SCS0<1:0>	CPU	外设	可用时钟和振荡器源	
休眠	0	N/A	关闭	关闭	无——所有时钟被禁止	
PRI_RUN	N/A	10	提供时钟	提供时钟	主时钟——HS、EC、HSPLL 和 ECPLL; 这是正常的全功耗执行模式	
SEC_RUN	N/A	01	提供时钟	提供时钟	辅助时钟——Timer1 振荡器	
RC_RUN	N/A	11	提供时钟	提供时钟	内部振荡器	
PRI_IDLE	1	10	关闭	提供时钟	主时钟——HS、EC、HSPLL和ECPLL	
SEC_IDLE	1	01	关闭	提供时钟	辅助时钟——Timer1 振荡器	
RC_IDLE	1	11	关闭	提供时钟	内部振荡器	

2: IDLEN 反映它在执行 SLEEP 指令时的值。

3.1.3 时钟转换和状态指示

在两个时钟源之间进行转换所需的时间长度是旧时钟源的两个周期与新时钟源的三到四个周期的和。此公式假设新时钟源是稳定的。

以下两位用于指明当前的时钟源及其状态: OSTS (OSCCON<3>) 和 T1RUN (T1CON<6>)。一般来说,在一个给定的功耗管理模式中,这两个位中只有一个位会置 1。当 OSTS 位置 1 时,表明由主时钟提供器件时钟。当 T1RUN 位置 1 时,表明由 Timer1 振荡器提供时钟源。如果这些位均不置 1,则由 INTRC 为器件提供时钟信号。

注: 执行 SLEEP 指令并不一定会将器件置于休眠模式。它只是作为触发条件,让器件进入休眠模式或一种空闲模式,具体何种模式由 IDLEN 位的设置决定。

3.1.4 多条 SLEEP 命令

使用 SLEEP 指令调用功耗管理模式时,具体进入何种模式在该指令执行那一刻由 IDLEN 位的设置决定。如果执行了另一条 SLEEP 指令,器件将进入由此时 IDLEN 位指定的功耗管理模式。如果 IDLEN 位已更改,器件将进入由新的设置指定的新的功耗管理模式。

3.2 运行模式

在运行模式中,内核和外设的时钟都是激活的。这些运 行模式之间的区别就在于时钟源的不同。


3.2.1 PRI RUN 模式


PRI_RUN 模式是单片机的正常全功耗执行模式。除非使能了双速启动(详细信息,请参见第 22.4 节 "双速启动"),该模式也是器件复位后的默认模式。在此模式下,OSTS 位置 1(见第 2.2 节 "控制寄存器")。

3.2.2 SEC RUN 模式

SEC_RUN 模式与其他 PIC18 器件提供的"时钟切换"功能兼容。在此模式下,CPU 和外设将 Timer1 振荡器作为时钟源。这允许用户在使用高精度时钟源的情况下仍可获得较低的功耗。

通过将 SCS1:SCS0 位置为 01 进入 SEC_RUN 模式。 器件时钟源被切换到 Timer1 振荡器 (见图 3-1), 主振 荡器被关闭, T1RUN 位 (T1CON<6>) 被置 1 并且 OSTS 位被清零。 注: Timer1 振荡器应该在进入 SEC_RUN 模式 之前就已经运行了。如果在 SCS1:SCS0 位 被置为 01 时 T1OSCEN 位没有置 1,就不 会进入 SEC_RUN 模式。如果 Timer1 振荡 器已经被使能,但没有开始运行,器件时 钟将会延时直到该振荡器起振。在这种情 况下,最初的振荡器运行很不稳定,可能 会导致无法预料的结果。 在从 SEC_RUN 模式转换到 PRI_RUN 模式期间,外设和 CPU 继续使用 Timer1 振荡器作为时钟源,直到主时钟启动。当主时钟准备好以后,时钟切换回主时钟(见图 3-2)。当时钟切换完成后,T1RUN 位被清零,OSTS位被置 1 并且由主时钟提供器件时钟。这种唤醒不会影响 IDLEN 和 SCS 位。 Timer1 振荡器继续运行。







RC_RUN 模式 3.2.3

在 RC RUN 模式下,内部振荡器作为 CPU 和外设的时 钟源; 主时钟关闭。此模式是在代码执行期间所有运行 模式中最节省功耗的运行模式。它非常适用于对定时精 度要求不高或者不是一直需要高速时钟的应用。

通过将 SCS 位置为 11 可以进入此模式。当将时钟源切 换到 INTRC 时 (见图 3-3), 主振荡器将被关闭并且 OSTS 位被清零。

在从 RC RUN 模式转换到 PRI RUN 模式期间,在主时 钟处于启动状态时,器件将继续使用INTRC作为时钟源。 当主时钟准备好以后,时钟切换回主时钟(见图 3-4)。 当时钟切换完成后,OSTS 位被置 1 并且由主时钟提供器 件时钟。这种切换不会影响 IDLEN 和 SCS 位。如果使能 了 WDT 或故障保护时钟监视器,INTRC 源将继续运行。





3.3 休眠模式

功耗管理体眠模式和所有其他 PIC 器件提供的传统休眠模式相同。通过清零 IDLEN 位(器件复位时的默认状态)并执行 SLEEP 指令即可进入此模式。这将关闭所选择的振荡器(见图 3-5),并将所有的时钟源状态位清零。

从其他模式进入休眠模式不需要切换时钟。这是因为单片机一旦进入休眠模式就不需要时钟了。如果选择了WDT,INTRC时钟源将继续工作。如果使能了Timer1振荡器,它也将继续运行。

当在休眠模式中发生唤醒事件时(通过中断、复位或WDT超时),在时钟源(通过 SCS1:SCS0 位选择)准备好之前器件将没有时钟源(见图 3-6),或者如果使能了双速启动或故障保护时钟监视器,它将使用内部振荡器作为时钟源(见第 22.0 节 "CPU 的特殊性能")。在这两种情况下,当由主时钟提供器件时钟时,OSTS位将置 1。这种唤醒不会影响 IDLEN 和 SCS 位。

3.4 空闲模式


空闲模式允许在外设继续工作的同时有选择地关闭单片机的 CPU。选择特定的空闲模式允许用户进一步管理功耗。


如果在执行 SLEEP 指令时,IDLEN 位被置为 1,外设将使用由 SCS1:SCS0 位选择的时钟源,而 CPU 没有时钟源。时钟源状态位不受影响。将IDLEN置1并执行 SLEEP 指令可以从给定的运行模式快速切换到相应的空闲模式。

如果选择了 WDT, INTRC 时钟源将继续工作。如果使能了 Timer1 振荡器,它也将继续运行。

由于 CPU 没有执行指令,器件只能通过中断、WDT 超时或复位从空闲模式退出。当发生唤醒事件时,CPU 会在其准备好执行代码前延时一个 TCSD 间隔(表 25-10 中的参数 38)。当 CPU 开始执行代码时,它将沿用当前空闲模式所使用的时钟源。例如,当从 RC_IDLE 模式唤醒时,将使用内部振荡器模块为 CPU 和外设提供时钟(即RC RUN模式)。这种唤醒不会影响 IDLEN 和 SCS 位。

当处于任何空闲模式或休眠模式中时,WDT 超时会导致 WDT 唤醒并进入当前由 SCS1:SCS0 位指定的运行模式。





3.4.1 PRI IDLE 模式

在三种低功耗空闲模式中,只有该模式不会禁止主器件时钟。由于时钟源不需要"热身"或是从其他振荡器转换过来,选用此模式可以使对时间要求较高的应用以最快的速度恢复器件运行并使用较精确的主时钟源。

可以通过将 IDLEN 位置 1 并执行 SLEEP 指令以实现从 PRI_RUN 模式进入 PRI_IDLE 模式。如果器件处于另一种运行模式,首先将 IDLEN 位置 1,然后将 SCS 位置为 10 并执行 SLEEP。虽然 CPU 已被禁止,但外设仍可继续使用由FOSC1:FOSC0配置位指定的主时钟源为其提供时钟信号。 OSTS 位保持置 1 (见图 3-7)。


当发生唤醒事件时,由主时钟源为 CPU 提供时钟。在唤醒事件和代码执行开始之间需要一个TCSD间隔的延时。该延时用来让 CPU 做好执行指令的准备。在唤醒之后,OSTS 位保持置 1 状态。这种唤醒不会影响 IDLEN 和SCS 位(见图 3-8)。


3.4.2 SEC_IDLE 模式

在 SEC_IDLE 模式下,CPU 被禁止,但外设继续将Timer1 振荡器作为时钟源。可以通过将IDLEN 位置 1 并执行 SLEEP 指令从 SEC_RUN 模式进入此模式。如果器件处于另一种运行模式,首先将IDLEN 位置 1,然后将 SCS1:SCS0 置为 01 并执行 SLEEP。当时钟源切换到 Timer1 振荡器时,主振荡器关闭,OSTS 位被清零并且 T1RUN 位置 1。

当唤醒事件发生时,外设继续将 Timer1 振荡器作为时钟源。唤醒事件发生后经过一个 TCSD 时间间隔, CPU 开始执行代码并使用 Timer1 振荡器作为其时钟源。这种唤醒不会影响 IDLEN 和 SCS 位。Timer1 振荡器继续运行 (见图 3-8)。

注: Timer1 振荡器应该在进入 SEC_IDLE 模式 之前就已经运行了。如果执行 SLEEP 指令 时T1OSCEN位没有置1,就会忽略 SLEEP 指令并不会进入 SEC_IDLE 模式。如果使 能了 Timer1 振荡器,但它尚未运行,外设 时钟将会延时直到该振荡器起振。在这种 情况下,最初的振荡器运行很不稳定,可 能会导致无法预料的结果。





3.4.3 RC IDLE 模式

RC_IDLE 模式禁止 CPU,但仍继续由内部振荡器为外设提供时钟。该模式允许在空闲期间对功耗进行控制。

可以通过将IDLEN位置1并执行SLEEP指令从RC_RUN模式进入此模式。如果器件处于另一种运行模式,首先将 IDLEN 位置 1,然后清零 SCS 位并执行 SLEEP。当时钟源切换到 INTRC 时,主振荡器被关闭, OSTS 位被清零。

当唤醒事件发生时,外设继续将 INTOSC 作为时钟源。 在唤醒事件后的 TCSD 间隔之后,CPU 开始执行代码并 使用 INTOSC 作为时钟源。这种唤醒不会影响 IDLEN 和 SCS 位。如果使能了 WDT 或故障保护时钟监视器, INTOSC 源将继续运行。

3.5 退出空闲和休眠模式

由中断、复位或 WDT 超时触发从休眠模式或任何空闲模式的退出。本节将讨论从功耗管理模式退出的触发方式。在每种功耗管理模式章节中我们已经讨论过其时钟源子系统的作用(见第 3.2 节 "运行模式"、第 3.3 节 "休眠模式"和第 3.4 节 "空闲模式")。

3.5.1 通过中断退出

任何可用的中断源都可导致器件从空闲模式或休眠模式 退出到运行模式。要使能此功能,必须通过将对应 INTCON或PIE寄存器中的中断源允许位置1来允许中 断源。当相应的中断标志位置1时,触发退出操作。

当使用中断从空闲或休眠模式退出时,如果 GIE/GIEH 位(INTCON<7>)置 1,程序就会跳转到中断向量处执行代码。否则代码就会顺序执行(见**第 8.0 节"中断"**)。

唤醒事件之后需要一个固定的 TCSD 间隔的延时,器件才会退出休眠和空闲模式。CPU需要此延时来准备执行代码。在延时后的第一个时钟周期重新开始执行指令。

3.5.2 通过 WDT 超时退出

根据 WDT 超时发生时器件所处的不同功耗管理模式会引发不同的操作。

如果器件不在执行代码(所有空闲模式和休眠模式),超时将导致从功耗管理模式退出 (见**第 3.2 节 "运行模式"**和**第 3.3 节 "休眠模式"**)。如果器件正在执行代码(所有运行模式),超时将导致 WDT 复位 (见**第 22.2 节 "看门狗定时器 (WDT)"**)。

看门狗定时器和后分频器可由以下任一事件清零:

- 执行 SLEEP 或 CLRWDT 指令
- 当前选择的时钟源失效 (如果使能了故障保护时 钟监视器)

3.5.3 通过复位退出

通过复位退出空闲或休眠模式会自动强制器件从INTRC运行。

- 3.5.4 在没有振荡器起振延时的情况下退出 从某些功耗管理模式退出完全不需要 OST 延时。有以 下两种情形:
- · 主时钟源不停止的 PRI IDLE 模式
- · 主时钟源为 EC 或 ECPLL 模式

在这些情况下,主时钟源不需要振荡器起振延时,因为它已经在运行(PRI_IDLE),或者它本来就不需要振荡器起振延时(EC)。但是,当器件退出休眠和空闲模式时,在唤醒事件之后仍然需要一个固定的 TCSD 间隔的延时,以便让 CPU 准备好执行代码。在延时后的第一个时钟周期重新开始执行指令。

注:

4.0 复位

PIC18F85J90 系列器件有以下几种不同的复位方式:

- a) 上电复位 (POR)
- b) 正常工作状态下的 MCLR 复位
- c) 功耗管理模式下的 MCLR 复位
- d) 看门狗定时器 (WDT) 复位 (执行程序期间)
- e) 欠压复位 (BOR)
- f) RESET 指令
- g) 堆栈满复位
- h) 堆栈下溢复位

本节将讨论由 MCLR、 POR 和 BOR 产生的复位,并涉及各种起振定时器的工作方式。堆栈复位事件将在第 5.1.4.4 节 "堆栈满和下溢复位"中讨论。 WDT 复位将在第 22.0 节 "CPU 的特殊性能"中讨论。


图 4-1 给出了片上复位电路的简化框图。

4.1 RCON 寄存器

通过 RCON 寄存器 (寄存器 4-1) 跟踪器件复位事件。该寄存器的低5位表明是否已经发生了特定的复位事件。在大多数情况下,只能通过事件将这些位置 1,而且必须在事件发生后由应用程序将它们清零。需要读取所有这些标志位来确定刚发生的复位的类型。在第 4.6 节 "寄存器的复位状态"中对此进行了更详细的说明。

RCON 寄存器还有设置中断优先级的控制位(IPEN)。 在**第 8.0 节 "中断"**中讨论了中断优先级。

图 4-1: 片上复位电路的简化框图



注 1: ENVREG 引脚必须连接到高电平以使能欠压复位。当电源电压不能满足器件供电条件时,片上稳压器将产生欠压复位。

寄存器 4-1: RCON: 复位控制寄存器

R/W-0	U-0	U-0	R/W-1	R-1	R-1	R/W-0	R/W-0
IPEN	_	_	RI	TO	PD	POR	BOR
bit 7							bit 0

图注:

R = 可读位 W = 可写位 U = 未用位, 读为 0

bit 7 IPEN: 中断优先级使能位

1 = 使能中断优先级

0 = 禁止中断优先级 (PIC16XXXX 兼容模式)

bit 6-5 **未用:** 读为 0

bit 4 RI: RESET 指令标志位

1 = 未执行 RESET 指令 (只能由固件置 1)

0 = 已执行了 RESET 指令,导致器件复位(必须在发生复位后由软件置 1)

TO: 看门狗超时标志位

1 = 通过上电、CLRWDT 指令或 SLEEP 指令置 1

0 = 发生了 WDT 超时溢出

bit 2 PD: 掉电检测标志位

1 = 通过上电或 CLRWDT 指令置 **1**

0 = 通过执行 SLEEP 指令置 1

bit 1 POR: 上电复位状态位

1 = 未发生上电复位 (只能由固件置 1)

0 = 已发生上电复位 (必须在发生上电复位后由软件置 1)

bit 0 BOR: 欠压复位状态位

1 = 未发生欠压复位 (只能由固件置 1)

0 = 已发生欠压复位(必须在发生欠压复位后由软件置1)

注 1: 建议在检测到上电复位后,将 POR 位置 1,以便继续检测后续的上电复位。

2: 如果禁止了片上稳压器, BOR 则总是保持为 0。更多信息,请参见第 4.4.1 节 "检测 BOR"。

3: 当BOR为0并且POR为1时(假定在上电复位之后立即用软件将POR置1),可以说已发生了欠压复位。

4.2 主复位(MCLR)

MCLR 引脚提供触发硬件外部复位器件的方法。将该引脚拉低可以产生复位信号。PIC18 扩展的单片机器件在MCLR 复位路径上有一个噪声滤波器,该滤波器可以检测并滤除小的干扰脉冲。

任何内部复位,包括 WDT 复位,均不能将 MCLR 引脚驱动为低电平。

4.3 上电复位 (POR)

只要当 VDD 上升超过某个门限时,就会在片上产生上电复位条件。这使得 VDD 达到满足器件正常工作的数值时,器件会以初始化状态启动。

为了利用 POR 电路,需要将 \overline{MCLR} 引脚通过一个电阻(阻值范围为 $1 k\Omega$ 到 $10 k\Omega$)连接到 VDD。这样可以省去产生上电复位延时通常所需的外部 RC 元件。VDD 的最小上升速率已指定(参数 D004)。上升速率缓慢的情况,请参见图 4-2。

当器件开始正常工作(即,退出复位状态)时,器件的工作参数(电压、频率和温度等)必须得到满足,以确保其正常工作。如果不满足这些条件,那么器件必须保持在复位状态,直到满足工作条件为止。


上电复位事件由 POR 位 (RCON<1>) 捕获。每当发生上电复位时,该位的状态就会被置为 0;任何其他复位事件均不能改变它。任何硬件事件均不能将 POR 复位为 1。要捕获多个事件,用户必须在上电复位之后用软件手动将该位复位为 1。

4.4 欠压复位 (BOR)

当内部稳压器被使能时(ENVREG 引脚连接到 VDD),PIC18F85J90 系列器件就具备了简单的 BOR 功能。当稳压器输出到器件内核的电压接近于器件无法以全速运行的电压时,稳压器将触发欠压复位。在 VDD 上升到稳压器输出电平足够使器件可以全速运行前,BOR电路保持器件处于复位状态。

一旦发生BOR,上电延时定时器将芯片保持在复位状态的时间就是 TPWRT (参数 33)。如果在上电延时定时器运行过程中,VDD 电压降到全速运行的门限值以下,芯片将重新回到欠压复位状态并且初始化上电延时定时器。一旦 VDD 电压上升到稳压器输出足够全速运行时,上电延时定时器将重新执行延时。

图 4-2: 外部上电复位电路 (VDD 缓慢上电的情况)



- 注 1: 仅当 VDD 上电速率过慢时才需要外部上电复位电路。二极管 D 有助于在 VDD 掉电时使电容迅速放电。
 - **2:** 建议 R < 40 kΩ, 确保电阻 R 两端压降符合器 件的电气规范。
 - 3: R1≥1 kΩ 将限制任何电流从外部电容 C 流入 MCLR, 以避免由于静电放电 (Electrostatic Discharge, ESD) 或 电 过 载 (Electrical Overstress, EOS) 导致 MCLR/VPP 引脚损坏。

4.4.1 检测 BOR

BOR 位在欠压复位或上电复位事件时总是复位为 0。因此只通过读 BOR 位的状态很难确定是否发生过欠压复位事件。更可靠的方法是同时检查 POR 和 BOR 的状态。假定在发生任何上电复位事件后,POR 位被立即用软件复位为 1。如果 BOR 为 0 同时 POR 为 1,那么就可以断定已经发生了欠压复位事件。

如果禁止稳压器,也会禁止欠压复位功能。在这种情况下,不能使用 BOR 位来确定欠压复位事件。上电复位事件仍会将 BOR 位清零。

© 2007 Microchip Technology Inc. 超前信息 DS39770A_CN 第 47 页

4.5 上电延时定时器 (PWRT)

PIC18F85J90 系列器件具有片上上电延时定时器 (PWRT) 以帮助稳定上电复位过程。PWRT 总是使能的。其主要功能是确保在代码执行之前,器件的电压是稳定的。


PIC18F85J90 系列器件的上电延时定时器(PWRT)是一个11位计数器,它使用INTRC时钟源作为时钟输入。该定时器可产生大约 2048 x 32 μ s = 65.6 ms 的时间间隔。 PWRT 计数期间,器件保持在复位状态。


上电延时时间取决于 INTRC 时钟,并且由于温度和工艺的不同,不同器件的延迟时间也将各不相同。详情请参见直流参数 33。


4.5.1 延时时序


如果使能了PWRT,则在POR脉冲被清零后,启动PWRT 延时。总延迟时间将取决于PWRT的状态。图 4-3、图 4-4、图 4-5和图 4-6都说明了在使能上电延时定时器时的上电延时时序。

由于延时是由 POR 脉冲触发的,因此如果 MCLR 保持足够长时间的低电平, PWRT 将结束。将 MCLR 电平拉高后器件将立即开始执行代码(图 4-5)。这对于测试或同步多个并行工作的 PIC18FXXXX 器件是非常有用的。









4.6 寄存器的复位状态

大多数寄存器不受复位的影响。在 POR 时这些寄存器的状态不确定,而在其他复位时它们的状态不变。而剩余寄存器则根据不同的复位类型被强制为"复位状态"。

大多数寄存器不受 WDT 唤醒的影响,这是因为 WDT 唤醒被视为对正常工作的恢复。如表 4-1 所示,RCON 寄存器中的状态位: \overline{RI} 、 \overline{TO} 、 \overline{PD} 、 \overline{POR} 和 BOR,在不同的复位情形中会分别被置 1 或清零。可在软件中使用这些状态位判断复位的性质。

表 4-2 描述了所有特殊功能寄存器的复位状态。可以将这些复位状态分类为上电和欠压复位、主复位、WDT 复位以及 WDT 唤醒。

表 4-1: RCON 寄存器的状态位、含义以及初始化状态

ke til.	 程序		R	CON 寄存	器		STKPTR 寄存器	
条件	计数器 (1)	RI	ТО	PD	POR	BOR	STKFUL	STKUNF
上电复位	0000h	1	1	1	0	0	0	0
RESET 指令	0000h	0	u	u	u	u	u	u
欠压复位	0000h	1	1	1	u	0	u	u
功耗管理运行模式下的 MCLR 复位	0000h	u	1	u	u	u	u	u
功耗管理空闲和休眠模式下的 MCLR 复位	0000h	u	1	0	u	u	u	u
全功耗或功耗管理运行模式期间 的 WDT 超时	0000h	u	0	u	u	u	u	u
全功耗执行期间的 MCLR 复位	0000h	u	u	u	u	u	u	u
堆栈满复位 (STVREN = 1)	0000h	u	u	u	u	u	1	u
堆栈下溢复位(STVREN = 1)	0000h	u	u	u	u	u	u	1
堆栈下溢错误(不是真正的复位, STVREN = 0)	0000h	u	u	u	u	u	u	1
功耗管理空闲或休眠模式下的 WDT 超时	PC + 2	u	0	0	u	u	u	u
通过中断从功耗管理模式退出	PC + 2	u	u	0	u	u	u	u

图注: u = 不变

注 1: 当器件被中断唤醒且 GIEH 或 GIEL 位被置 1 时, PC 装入中断向量 (0008h 或 0018h)。

表 4-2: 所有寄存器的初始化状态

寄存器	适用	器件	上电复位, 欠压复位	MCLR 复位 WDT 复位 RESET 指令 堆栈复位	通过 WDT 或中断唤醒器件
TOSU	PIC18F6XJ90	PIC18F8XJ90	0 0000	0 0000	0 uuuu (1)
TOSH	PIC18F6XJ90	PIC18F8XJ90	0000 0000	0000 0000	uuuu uuuu ⁽¹⁾
TOSL	PIC18F6XJ90	PIC18F8XJ90	0000 0000	0000 0000	uuuu uuuu ⁽¹⁾
STKPTR	PIC18F6XJ90	PIC18F8XJ90	uu-0 0000	00-0 0000	uu-u uuuu(1)
PCLATU	PIC18F6XJ90	PIC18F8XJ90	0 0000	0 0000	u uuuu
PCLATH	PIC18F6XJ90	PIC18F8XJ90	0000 0000	0000 0000	uuuu uuuu
PCL	PIC18F6XJ90	PIC18F8XJ90	0000 0000	0000 0000	PC + 2 ⁽²⁾
TBLPTRU	PIC18F6XJ90	PIC18F8XJ90	00 0000	00 0000	uu uuuu
TBLPTRH	PIC18F6XJ90	PIC18F8XJ90	0000 0000	0000 0000	uuuu uuuu
TBLPTRL	PIC18F6XJ90	PIC18F8XJ90	0000 0000	0000 0000	uuuu uuuu
TABLAT	PIC18F6XJ90	PIC18F8XJ90	0000 0000	0000 0000	uuuu uuuu
PRODH	PIC18F6XJ90	PIC18F8XJ90	xxxx xxxx	uuuu uuuu	uuuu uuuu
PRODL	PIC18F6XJ90	PIC18F8XJ90	xxxx xxxx	uuuu uuuu	uuuu uuuu
INTCON	PIC18F6XJ90	PIC18F8XJ90	0000 000x	0000 000u	uuuu uuuu ⁽³⁾
INTCON2	PIC18F6XJ90	PIC18F8XJ90	1111 1111	1111 1111	uuuu uuuu ⁽³⁾
INTCON3	PIC18F6XJ90	PIC18F8XJ90	1100 0000	1100 0000	uuuu uuuu(3)
INDF0	PIC18F6XJ90	PIC18F8XJ90	N/A	N/A	N/A
POSTINC0	PIC18F6XJ90	PIC18F8XJ90	N/A	N/A	N/A
POSTDEC0	PIC18F6XJ90	PIC18F8XJ90	N/A	N/A	N/A
PREINC0	PIC18F6XJ90	PIC18F8XJ90	N/A	N/A	N/A
PLUSW0	PIC18F6XJ90	PIC18F8XJ90	N/A	N/A	N/A
FSR0H	PIC18F6XJ90	PIC18F8XJ90	xxxx	uuuu	uuuu
FSR0L	PIC18F6XJ90	PIC18F8XJ90	xxxx xxxx	uuuu uuuu	uuuu uuuu
WREG	PIC18F6XJ90	PIC18F8XJ90	xxxx xxxx	uuuu uuuu	uuuu uuuu
INDF1	PIC18F6XJ90	PIC18F8XJ90	N/A	N/A	N/A
POSTINC1	PIC18F6XJ90	PIC18F8XJ90	N/A	N/A	N/A
POSTDEC1	PIC18F6XJ90	PIC18F8XJ90	N/A	N/A	N/A
PREINC1	PIC18F6XJ90	PIC18F8XJ90	N/A	N/A	N/A
PLUSW1	PIC18F6XJ90	PIC18F8XJ90	N/A	N/A	N/A

- 注 1: 当器件被中断唤醒且 GIEL 或 GIEH 位被置 1 时,用 PC 的当前值更新 TOSU、 TOSH 和 TOSL。将 STKPTR 修改为指向硬件堆栈的下一个单元。
 - 2: 当器件被中断唤醒且 GIEL 或 GIEH 位被置 1 时, PC 装入中断向量 (0008h 或 0018h)。
 - 3: INTCONx 或 PIRx 寄存器中的一位或多位会受到影响 (引起唤醒)。
 - 4: 具体条件下的复位值,请参见表 4-1。
 - **5:** 根据所选择的振荡器模式使能 PORTA、 LATA 和 TRISA 中的 bit 6 和 bit 7。如果未被配置为 PORTA 引脚,则它们将被禁止并读为 0。

© 2007 Microchip Technology Inc. 超前信息 DS39770A_CN 第 51 页

表 4-2: 所有寄存器的初始化状态 (续)

<u> </u>	ישיאיאים י	<u>、</u>	_	
适用器件		上电复位, 欠压复位	MCLR 复位 WDT 复位 RESET 指令 堆栈复位	通过 WDT 或中断唤醒器件
PIC18F6XJ90 PIC18	F8XJ90	xxxx	uuuu	uuuu
PIC18F6XJ90 PIC18	F8XJ90	xxxx xxxx	uuuu uuuu	uuuu uuuu
PIC18F6XJ90 PIC18	F8XJ90	0000	0000	uuuu
PIC18F6XJ90 PIC18	F8XJ90	N/A	N/A	N/A
PIC18F6XJ90 PIC18	F8XJ90	N/A	N/A	N/A
PIC18F6XJ90 PIC18	F8XJ90	N/A	N/A	N/A
PIC18F6XJ90 PIC18	F8XJ90	N/A	N/A	N/A
PIC18F6XJ90 PIC18	F8XJ90	N/A	N/A	N/A
PIC18F6XJ90 PIC18	F8XJ90	xxxx	uuuu	uuuu
PIC18F6XJ90 PIC18	F8XJ90	xxxx xxxx	uuuu uuuu	uuuu uuuu
PIC18F6XJ90 PIC18	F8XJ90	x xxxx	u uuuu	u uuuu
PIC18F6XJ90 PIC18	F8XJ90	0000 0000	0000 0000	uuuu uuuu
PIC18F6XJ90 PIC18	F8XJ90	xxxx xxxx	uuuu uuuu	uuuu uuuu
PIC18F6XJ90 PIC18	F8XJ90	1111 1111	1111 1111	uuuu uuuu
PIC18F6XJ90 PIC18	F8XJ90	0100 q000	0100 q000	uuuu quuu
PIC18F6XJ90 PIC18	F8XJ90	-011 1100	-011 1000	-uuu uuuu
PIC18F6XJ90 PIC18	F8XJ90	0 0	0 0	uu
PIC18F6XJ90 PIC18	F8XJ90	01 11q0	0q qquu	uu qquu
PIC18F6XJ90 PIC18	F8XJ90	xxxx xxxx	uuuu uuuu	uuuu uuuu
PIC18F6XJ90 PIC18	F8XJ90	xxxx xxxx	uuuu uuuu	uuuu uuuu
PIC18F6XJ90 PIC18	F8XJ90	0000 0000	u0uu uuuu	uuuu uuuu
PIC18F6XJ90 PIC18	F8XJ90	0000 0000	0000 0000	uuuu uuuu
PIC18F6XJ90 PIC18	F8XJ90	1111 1111	1111 1111	1111 1111
PIC18F6XJ90 PIC18	F8XJ90	-000 0000	-000 0000	-uuu uuuu
PIC18F6XJ90 PIC18	F8XJ90	xxxx xxxx	uuuu uuuu	uuuu uuuu
PIC18F6XJ90 PIC18	F8XJ90	0000 0000	0000 0000	uuuu uuuu
PIC18F6XJ90 PIC18	F8XJ90	0000 0000	0000 0000	uuuu uuuu
PIC18F6XJ90 PIC18	F8XJ90	0000 0000	0000 0000	uuuu uuuu
PIC18F6XJ90 PIC18	F8XJ90	0000 0000	0000 0000	uuuu uuuu
	近用器件	近用器件	PIC18F6XJ90 PIC18F8XJ90 xxxx PIC18F6XJ90 PIC18F8XJ90 0000 N/A PIC18F6XJ90 PIC18F8XJ90 xxxx PIC18F6XJ90 PIC18F8XJ90 xxxx xxxx PIC18F6XJ90 PIC18F8XJ90 xxxx PIC18F6XJ90 PIC18F8XJ90 0000 0000 PIC18F6XJ90 PIC18F8XJ90 xxxx xxxx PIC18F6XJ90 PIC18F8XJ90 0100 q000 PIC18F6XJ90 PIC18F8XJ90 0100 q000 PIC18F6XJ90 PIC18F8XJ90 0100 q000 PIC18F6XJ90 PIC18F8XJ90 0 PIC18F6XJ90 PIC18F8XJ90 0 PIC18F6XJ90 PIC18F8XJ90 0 111q0 PIC18F6XJ90 PIC18F8XJ90 0 11q0 PIC18F6XJ90 PIC18F8XJ90 xxxx xxxx PIC18F6XJ90 PIC18F8XJ90 xxxx xxxx PIC18F6XJ90 PIC18F8XJ90 xxxx xxxx PIC18F6XJ90 PIC18F8XJ90 0000 0000 PIC18F6XJ90 PIC18F8XJ90 1111 1111 PIC18F6XJ90 PIC18F8XJ90 0000 0000 PIC18F6XJ90 PIC18F8XJ90 0000 0000 PIC18F6XJ90 PIC18F8XJ90 xxxx xxxx PIC18F6XJ90 PIC18F8XJ90 0000 0000 PIC18F6XJ90 PIC18F8XJ90 xxxx xxxx PIC18F6XJ90 PIC18F8XJ90 xxxx xxxx PIC18F6XJ90 PIC18F8XJ90 0000 0000 0000 0000 0000 PIC18F6XJ90 PIC18F8XJ90 0000 0000 0000 0000 PIC18F6XJ90 PIC18F8XJ90 0000 0000 00000 0000 PIC18F6XJ90 PIC18F8XJ90 00000 00000 00000 PIC18F6XJ90 PIC18F8	上电复位、

图注: $u = \pi$, $x = \pi$

- 注 1: 当器件被中断唤醒且 GIEL 或 GIEH 位被置 1 时,用 PC 的当前值更新 TOSU、 TOSH 和 TOSL。将 STKPTR 修改为指向硬件堆栈的下一个单元。
 - 2: 当器件被中断唤醒且 GIEL 或 GIEH 位被置 1 时, PC 装入中断向量 (0008h 或 0018h)。
 - 3: INTCONx 或 PIRx 寄存器中的一位或多位会受到影响 (引起唤醒)。
 - 4: 具体条件下的复位值,请参见表 4-1。
 - **5:** 根据所选择的振荡器模式使能 PORTA、 LATA 和 TRISA 中的 bit 6 和 bit 7。如果未被配置为 PORTA 引脚,则它们将被禁止并读为 0。

表 4-2: 所有寄存器的初始化状态 (续)

寄存器	适用	,	上电复位, 欠压复位	MCLR 复位 WDT 复位 RESET 指令 堆栈复位	通过 WDT 或中断唤醒器件
ADRESH	PIC18F6XJ90		XXXX XXXX	uuuu uuuu	uuuu uuuu
ADRESL	PIC18F6XJ90		xxxx xxxx	uuuu uuuu	uuuu uuuu
ADCON0	PIC18F6XJ90	PIC18F8XJ90	0-00 0000	0-00 0000	u-uu uuuu
ADCON1	PIC18F6XJ90	PIC18F8XJ90	00 0000	00 0000	uu uuuu
ADCON2	PIC18F6XJ90	PIC18F8XJ90	0-00 0000	0-00 0000	u-uu uuuu
LCDDATA4	PIC18F6XJ90	PIC18F8XJ90	x	u	u
LCDDATA4	PIC18F6XJ90	PIC18F8XJ90	xxxx xxxx	uuuu uuuu	uuuu uuuu
LCDDATA3	PIC18F6XJ90	PIC18F8XJ90	xxxx xxxx	uuuu uuuu	uuuu uuuu
LCDDATA2	PIC18F6XJ90	PIC18F8XJ90	xxxx xxxx	uuuu uuuu	uuuu uuuu
LCDDATA1	PIC18F6XJ90	PIC18F8XJ90	xxxx xxxx	uuuu uuuu	uuuu uuuu
LCDDATA0	PIC18F6XJ90	PIC18F8XJ90	xxxx xxxx	uuuu uuuu	uuuu uuuu
LCDSE5	PIC18F6XJ90	PIC18F8XJ90	0000 0000	uuuu uuuu	uuuu uuuu
LCDSE4	PIC18F6XJ90	PIC18F8XJ90	0	u	u
LCDSE4	PIC18F6XJ90	PIC18F8XJ90	0000 0000	uuuu uuuu	uuuu uuuu
LCDSE3	PIC18F6XJ90	PIC18F8XJ90	0000 0000	uuuu uuuu	uuuu uuuu
LCDSE2	PIC18F6XJ90	PIC18F8XJ90	0000 0000	uuuu uuuu	uuuu uuuu
LCDSE1	PIC18F6XJ90	PIC18F8XJ90	0000 0000	uuuu uuuu	uuuu uuuu
CVRCON	PIC18F6XJ90	PIC18F8XJ90	0000 0000	0000 0000	uuuu uuuu
CMCON	PIC18F6XJ90	PIC18F8XJ90	0000 0111	0000 0111	uuuu uuuu
TMR3H	PIC18F6XJ90	PIC18F8XJ90	xxxx xxxx	uuuu uuuu	uuuu uuuu
TMR3L	PIC18F6XJ90	PIC18F8XJ90	xxxx xxxx	uuuu uuuu	uuuu uuuu
T3CON	PIC18F6XJ90	PIC18F8XJ90	0000 0000	uuuu uuuu	uuuu uuuu
SPBRG1	PIC18F6XJ90	PIC18F8XJ90	0000 0000	0000 0000	uuuu uuuu
RCREG1	PIC18F6XJ90	PIC18F8XJ90	0000 0000	0000 0000	uuuu uuuu
TXREG1	PIC18F6XJ90	PIC18F8XJ90	0000 0000	0000 0000	uuuu uuuu
TXSTA1	PIC18F6XJ90	PIC18F8XJ90	0000 0010	0000 0010	uuuu uuuu
RCSTA1	PIC18F6XJ90	PIC18F8XJ90	0000 000x	0000 000x	uuuu uuuu
LCDPS	PIC18F6XJ90	PIC18F8XJ90	0000 0000	0000 0000	uuuu uuuu
LCDSE0	PIC18F6XJ90	PIC18F8XJ90	0000 0000	uuuu uuuu	uuuu uuuu
LCDCON	PIC18F6XJ90	PIC18F8XJ90	000- 0000	000- 0000	uuu- uuuu
EECON2	PIC18F6XJ90	PIC18F8XJ90			
EECON1	PIC18F6XJ90	PIC18F8XJ90	0 x00-	0 u00-	0 u00-

- 注 1: 当器件被中断唤醒且 GIEL 或 GIEH 位被置 1 时,用 PC 的当前值更新 TOSU、 TOSH 和 TOSL。将 STKPTR 修改为指向硬件堆栈的下一个单元。
 - 2: 当器件被中断唤醒且 GIEL 或 GIEH 位被置 1 时, PC 装入中断向量 (0008h 或 0018h)。
 - 3: INTCONx 或 PIRx 寄存器中的一位或多位会受到影响 (引起唤醒)。
 - 4: 具体条件下的复位值,请参见表 4-1。
 - **5:** 根据所选择的振荡器模式使能 PORTA、 LATA 和 TRISA 中的 bit 6 和 bit 7。如果未被配置为 PORTA 引 脚,则它们将被禁止并读为 0。

© 2007 Microchip Technology Inc. 超前信息 DS39770A_CN 第 53 页

表 4-2: 所有寄存器的初始化状态 (续)

寄存器	适用		上电复位, 欠压复位	MCLR 复位 WDT 复位 RESET 指令 堆栈复位	通过 WDT 或中断唤醒器件
IPR3	PIC18F6XJ90	PIC18F8XJ90	-111 -11-	-111 -11-	-uuu -uu-
PIR3	PIC18F6XJ90	PIC18F8XJ90	-000 -00-	-000 -00-	-uuu -00- (3)
PIE3	PIC18F6XJ90	PIC18F8XJ90	-000 -00-	-000 -00-	-uuu -00-
IPR2	PIC18F6XJ90	PIC18F8XJ90	11 111-	11 111-	uu uuu-
PIR2	PIC18F6XJ90	PIC18F8XJ90	00 000-	00 000-	uu uuu- (3)
PIE2	PIC18F6XJ90	PIC18F8XJ90	00 000-	00 000-	uu uuu-
IPR1	PIC18F6XJ90	PIC18F8XJ90	-111 1-11	-111 1-11	-uuu u-uu
PIR1	PIC18F6XJ90	PIC18F8XJ90	-000 0-00	-000 0-00	-uuu u-uu ⁽³⁾
PIE1	PIC18F6XJ90	PIC18F8XJ90	-000 0-00	-000 0-00	-uuu u-uu
OSCTUNE	PIC18F6XJ90	PIC18F8XJ90	0000 0000	0000 0000	uuuu uuuu
TRISJ	PIC18F6XJ90	PIC18F8XJ90	1111 1111	1111 1111	uuuu uuuu
TRISH	PIC18F6XJ90	PIC18F8XJ90	1111 1111	1111 1111	uuuu uuuu
TRISG	PIC18F6XJ90	PIC18F8XJ90	0001 1111	0001 1111	uuuu uuuu
TRISF	PIC18F6XJ90	PIC18F8XJ90	1111 111-	1111 111-	uuuu uuu-
TRISE	PIC18F6XJ90	PIC18F8XJ90	1111 1-11	1111 1-11	uuuu u-uu
TRISD	PIC18F6XJ90	PIC18F8XJ90	1111 1111	1111 1111	uuuu uuuu
TRISC	PIC18F6XJ90	PIC18F8XJ90	1111 1111	1111 1111	uuuu uuuu
TRISB	PIC18F6XJ90	PIC18F8XJ90	1111 1111	1111 1111	uuuu uuuu
TRISA ⁽⁵⁾	PIC18F6XJ90	PIC18F8XJ90	1111 1111 ⁽⁵⁾	1111 1111(5)	uuuu uuuu ⁽⁵⁾
LATJ	PIC18F6XJ90	PIC18F8XJ90	xxxx xxxx	uuuu uuuu	uuuu uuuu
LATH	PIC18F6XJ90	PIC18F8XJ90	xxxx xxxx	uuuu uuuu	uuuu uuuu
LATG	PIC18F6XJ90	PIC18F8XJ90	00-x xxxx	00-u uuuu	uu-u uuuu
LATF	PIC18F6XJ90	PIC18F8XJ90	xxxx xxx-	uuuu uuu-	uuuu uuu-
LATE	PIC18F6XJ90	PIC18F8XJ90	xxxx xxxx	uuuu uuuu	uuuu uuuu
LATD	PIC18F6XJ90	PIC18F8XJ90	xxxx xxxx	uuuu uuuu	uuuu uuuu
LATC	PIC18F6XJ90	PIC18F8XJ90	xxxx xxxx	uuuu uuuu	uuuu uuuu
LATB	PIC18F6XJ90	PIC18F8XJ90	xxxx xxxx	uuuu uuuu	uuuu uuuu
LATA ⁽⁵⁾	PIC18F6XJ90	PIC18F8XJ90	xxxx xxxx ⁽⁵⁾	uuuu uuuu(5)	uuuu uuuu ⁽⁵⁾
PORTJ	PIC18F6XJ90	PIC18F8XJ90	xxxx xxxx	uuuu uuuu	uuuu uuuu
PORTH	PIC18F6XJ90	PIC18F8XJ90	xxxx xxxx	uuuu uuuu	uuuu uuuu
PORTG	PIC18F6XJ90	PIC18F8XJ90	000x xxxx	000u uuuu	000u uuuu
PORTF	PIC18F6XJ90	PIC18F8XJ90	xxxx xxx-	uuuu uuu-	uuuu uuu-

- **1:** 当器件被中断唤醒且 GIEL 或 GIEH 位被置 1 时,用 PC 的当前值更新 TOSU、 TOSH 和 TOSL。将 STKPTR 修改为指向硬件堆栈的下一个单元。
 - 2: 当器件被中断唤醒且 GIEL 或 GIEH 位被置 1 时, PC 装入中断向量 (0008h 或 0018h)。
 - 3: INTCONx 或 PIRx 寄存器中的一位或多位会受到影响 (引起唤醒)。
 - 4: 具体条件下的复位值,请参见表 4-1。
 - **5:** 根据所选择的振荡器模式使能 PORTA、 LATA 和 TRISA 中的 bit 6 和 bit 7。如果未被配置为 PORTA 引 脚,则它们将被禁止并读为 0。

表 4-2: 所有寄存器的初始化状态 (续)

7.72.				MCLR 复位	
寄存器	适用	器件	上电复位, 欠压复位	WDT 复位 RESET 指令 堆栈复位	通过 WDT 或中断唤醒器件
PORTE	PIC18F6XJ90	PIC18F8XJ90	xxxx x-xx	uuuu u-uu	uuuu u-uu
PORTD	PIC18F6XJ90	PIC18F8XJ90	xxxx xxxx	uuuu uuuu	uuuu uuuu
PORTC	PIC18F6XJ90	PIC18F8XJ90	xxxx xxxx	uuuu uuuu	uuuu uuuu
PORTB	PIC18F6XJ90	PIC18F8XJ90	xxxx xxxx	uuuu uuuu	uuuu uuuu
PORTA ⁽⁵⁾	PIC18F6XJ90	PIC18F8XJ90	xx0x 0000 (5)	uu0u 0000 ⁽⁵⁾	uuuu uuuu(5)
SPBRGH1	PIC18F6XJ90	PIC18F8XJ90	0000 0000	0000 0000	uuuu uuuu
BAUDCON1	PIC18F6XJ90	PIC18F8XJ90	01-0 0-00	01-0 0-00	uu-u u-uu
LCDDATA23	PIC18F6XJ90	PIC18F8XJ90	xxxx xxxx	uuuu uuuu	uuuu uuuu
LCDDATA22	PIC18F6XJ90	PIC18F8XJ90	x	u	u
LCDDATA22	PIC18F6XJ90	PIC18F8XJ90	xxxx xxxx	uuuu uuuu	uuuu uuuu
LCDDATA21	PIC18F6XJ90	PIC18F8XJ90	xxxx xxxx	uuuu uuuu	uuuu uuuu
LCDDATA20	PIC18F6XJ90	PIC18F8XJ90	xxxx xxxx	uuuu uuuu	uuuu uuuu
LCDDATA19	PIC18F6XJ90	PIC18F8XJ90	xxxx xxxx	uuuu uuuu	uuuu uuuu
LCDDATA18	PIC18F6XJ90	PIC18F8XJ90	xxxx xxxx	uuuu uuuu	uuuu uuuu
LCDDATA17	PIC18F6XJ90	PIC18F8XJ90	xxxx xxxx	uuuu uuuu	uuuu uuuu
LCDDATA16	PIC18F6XJ90	PIC18F8XJ90	x	u	u
LCDDATA16	PIC18F6XJ90	PIC18F8XJ90	xxxx xxxx	uuuu uuuu	uuuu uuuu
LCDDATA15	PIC18F6XJ90	PIC18F8XJ90	xxxx xxxx	uuuu uuuu	uuuu uuuu
LCDDATA14	PIC18F6XJ90	PIC18F8XJ90	xxxx xxxx	uuuu uuuu	uuuu uuuu
LCDDATA13	PIC18F6XJ90	PIC18F8XJ90	xxxx xxxx	uuuu uuuu	uuuu uuuu
LCDDATA12	PIC18F6XJ90	PIC18F8XJ90	xxxx xxxx	uuuu uuuu	uuuu uuuu
LCDDATA11	PIC18F6XJ90	PIC18F8XJ90	xxxx xxxx	uuuu uuuu	uuuu uuuu
LCDDATA10	PIC18F6XJ90	PIC18F8XJ90	x	u	u
LCDDATA10	PIC18F6XJ90	PIC18F8XJ90	xxxx xxxx	uuuu uuuu	uuuu uuuu
LCDDATA9	PIC18F6XJ90	PIC18F8XJ90	xxxx xxxx	uuuu uuuu	uuuu uuuu
LCDDATA8	PIC18F6XJ90	PIC18F8XJ90	xxxx xxxx	uuuu uuuu	uuuu uuuu
LCDDATA7	PIC18F6XJ90	PIC18F8XJ90	xxxx xxxx	uuuu uuuu	uuuu uuuu
LCDDATA6	PIC18F6XJ90	PIC18F8XJ90	xxxx xxxx	uuuu uuuu	uuuu uuuu
LCDDATA5	PIC18F6XJ90	PIC18F8XJ90	xxxx xxxx	uuuu uuuu	uuuu uuuu
CCPR1H	PIC18F6XJ90	PIC18F8XJ90	xxxx xxxx	uuuu uuuu	uuuu uuuu
CCPR1L	PIC18F6XJ90	PIC18F8XJ90	xxxx xxxx	uuuu uuuu	uuuu uuuu
CCP1CON	PIC18F6XJ90	PIC18F8XJ90	00 0000	00 0000	uu uuuu
CCPR2H	PIC18F6XJ90	PIC18F8XJ90	xxxx xxxx	uuuu uuuu	uuuu uuuu

图注: $u = \pi$, $x = \pi$

- 注 1: 当器件被中断唤醒且 GIEL 或 GIEH 位被置 1 时,用 PC 的当前值更新 TOSU、 TOSH 和 TOSL。将 STKPTR 修改为指向硬件堆栈的下一个单元。
 - 2: 当器件被中断唤醒且 GIEL 或 GIEH 位被置 1 时, PC 装入中断向量 (0008h 或 0018h)。
 - 3: INTCONx 或 PIRx 寄存器中的一位或多位会受到影响 (引起唤醒)。
 - 4: 具体条件下的复位值,请参见表 4-1。
 - **5:** 根据所选择的振荡器模式使能 PORTA、 LATA 和 TRISA 中的 bit 6 和 bit 7。如果未被配置为 PORTA 引脚,则它们将被禁止并读为 0。

© 2007 Microchip Technology Inc. 超前信息 DS39770A_CN第55页

表 4-2: 所有寄存器的初始化状态 (续)

寄存器	适用器件		上电复位, 欠压复位	MCLR 复位 WDT 复位 RESET 指令 堆栈复位	通过 WDT 或中断唤醒器件
CCPR2L	PIC18F6XJ90	PIC18F8XJ90	xxxx xxxx	uuuu uuuu	uuuu uuuu
CCP2CON	PIC18F6XJ90	PIC18F8XJ90	00 0000	00 0000	uu uuuu
SPBRG2	PIC18F6XJ90	PIC18F8XJ90	0000 0000	0000 0000	uuuu uuuu
RCREG2	PIC18F6XJ90	PIC18F8XJ90	0000 0000	0000 0000	uuuu uuuu
TXREG2	PIC18F6XJ90	PIC18F8XJ90	0000 0000	0000 0000	uuuu uuuu
TXSTA2	PIC18F6XJ90	PIC18F8XJ90	0000 -010	0000 -010	uuuu -uuu
RCSTA2	PIC18F6XJ90	PIC18F8XJ90	0000 000x	0000 000x	uuuu uuuu

- 注 1: 当器件被中断唤醒且 GIEL 或 GIEH 位被置 1 时,用 PC 的当前值更新 TOSU、 TOSH 和 TOSL。将 STKPTR 修改为指向硬件堆栈的下一个单元。
 - 2: 当器件被中断唤醒且 GIEL 或 GIEH 位被置 1 时, PC 装入中断向量 (0008h 或 0018h)。
 - 3: INTCONx 或 PIRx 寄存器中的一位或多位会受到影响 (引起唤醒)。
 - 4: 具体条件下的复位值,请参见表 4-1。
 - **5:** 根据所选择的振荡器模式使能 PORTA、 LATA 和 TRISA 中的 bit 6 和 bit 7。如果未被配置为 PORTA 引脚,则它们将被禁止并读为 0。

5.0 存储器构成

PIC18 闪存单片机器件有两种类型的存储器:

- 程序存储器
- 数据 RAM


由于是哈佛架构的器件,数据和程序存储器使用不同的总线,因而可同时访问这两种存储器空间。

第 6.0 节 "闪存程序存储器" 提供了关于闪存程序存储器操作的更多详细信息。

5.1 程序存储器构成

PIC18 单片机具有一个 21 位程序计数器,可以对 2 MB 的程序存储器空间进行寻址。访问存储器物理地址上边界和这个 2 MB 地址之间的存储单元会返回全 0(NOP 指令)。

整个 PIC18F85J90 系列提供了一系列片上闪存程序存储器,从 8 KB(至多 4,096 条单字指令)到 32 KB(32,768 条单字指令)。图 5-1 给出了该系列的各个器件的程序存储器映射图。



5.1.1 存储器硬件编码向量

所有的 PIC18 器件在它们的程序存储器空间内共有 3 个硬件编码的返回向量。复位向量地址是在器件发生任何复位时程序计数器返回的默认值;它位于 0000h。

PIC18 器件还有两个中断向量地址,用于处理高优先级和低优先级中断。高优先级中断向量位于 0008h,低优先级中断向量位于 0018h。它们在程序存储器映射图中的相对位置如图 5-2 所示。

图 5-2: PIC18F85J90 系列器件的硬件编码向量和配置字单元

复位向量	0000h
高优先级中断向量	0008h
低优先级中断向量	0018h
片上 程序存储器 闪存配置字	(存储器的顶部 -7) (存储器的顶部)
读为 0	
	1FFFFFh

(存储器的顶部)代表片上程序存储器空间的上边界(特定器件的具体值,请参见图 5-1)。 阴影区域表示未实现的存储器。这些区域未按

5.1.2 闪存配置字

由于 PIC18F85J90 系列器件没有固定的配置存储器, 所以保留片上程序存储器顶部的 4 个字来保存配置信息。 复位时,该配置信息被复制到配置寄存器。

配置字由低到高顺序存储在程序存储器单元中,从最低地址开始存放 CONFIG1 的低字节,到 CONFIG4 的高字节结束。对于这些器件,只使用从CONFIG1到CONFIG3 的配置字,保留 CONFIG4。PIC18F85J90 系列器件的闪存配置字的实际地址如表 5-1 所示。图 5-2 给出了闪存配置字以及其他的存储器向量在存储器映射图中的位置。

第 22.1 节 "配置位"中提供了有关器件配置字的更多详细信息。

表 5-1: PIC18F85J90 系列器件的闪存 配置字

Heart A							
器件	程序存储器 (KB)	配置字地址					
PIC18F63J90	8	4FF0b 조네 4FFFb					
PIC18F83J90	0	1FF8h 到 1FFFh					
PIC18F64J90	16	OFFOL 제 OFFFL					
PIC18F84J90	10	3FF8h 到 3FFFh					
PIC18F65J90	32	7FF01 71 7FFF1					
PIC18F85J90	32	7FF8h 到 7FFFh					

图注:

比例显示。

5.1.3 程序计数器

程序计数器(Program Counter, PC)指定欲取出执行的指令的地址。 PC 为 21 位宽,且保存在三个不同的 8 位寄存器中。存储低字节的寄存器称为 PCL 寄存器,该寄存器可读写。存储高字节的寄存器,即 PCH 寄存器,存储 PC<15:8>位;该寄存器不可直接读写。更新 PCH 寄存器的操作是通过 PCLATH 寄存器实现的。存储最高字节的寄存器称为 PCU。该寄存器存储 PC<20:16>位;它也不能直接读写。更新 PCU 寄存器的操作是通过 PCLATU 寄存器实现的。

PCLATH 和 PCLATU 的内容通过执行任何写 PCL 的操作被传送到程序计数器。同样,程序计数器的两个高字节通过读 PCL 的操作被传送到 PCLATH 和 PCLATU。这对于计算 PC 的偏移量很有用处(见**第 5.1.6.1 节"计算 GOTO"**)。

PC 是按字节寻址程序存储器的。为了防止 PC 不能正确获取字指令,需要将 PCL 的最低有效位固定取值为 0。 PC 每次加 2 来寻址程序存储器中的顺序指令。

CALL、RCALL、GOTO 和程序转移指令直接写入程序计数器。对于这些指令, PCLATH 和 PCLATU 的内容不会传送到程序计数器。

5.1.4 返回地址堆栈

返回地址堆栈允许保存最多 31 个程序调用地址和中断向量。当执行 CALL、RCALL 指令或响应中断时,PC 值会被压入该堆栈。当执行RETURN,RETLW或RETFIE 指令(如果使能了扩展指令集,则还包括 ADDULNK和 SUBULNK 指令)时,PC 值会从堆栈弹出。PCLATU和 PCLATH不受 RETURN或 CALL 指令的影响。

通过 21 位的 RAM 和一个 5 位的堆栈指针 STKPTR 来实现 31 字的堆栈操作。堆栈既不占用程序存储器空间,也不占用数据存储器空间。堆栈指针是可读写的,并且通过栈顶的特殊功能寄存器可以读写栈顶地址。也可以使用这些寄存器将数据压入堆栈或者从堆栈弹出。


执行 CALL 类型的指令时,执行进栈操作: 首先堆栈指针加 1,并且将 PC 的内容写入堆栈指针所指向的地址单元 (PC 已经指向 CALL 下一条指令)。执行 RETURN类型的指令时,执行出栈操作: STKPTR 所指向的地址单元的内容会被传送给 PC, 然后堆栈指针减 1。


所有复位后,堆栈指针均会初始化为 00000。堆栈指针 00000不指向任何RAM单元;它仅仅是一个复位值。状态位表明堆栈是已满、上溢还是下溢。

5.1.4.1 访问栈顶

只可读写返回地址堆栈的栈顶(Top-of-Stack, TOS)。有 三个寄存器 TOSU:TOSH:TOSL 用于保存由 STKPTR 寄存器所指向的堆栈单元的内容(图 5-3)。这可以让用户在必要时实现软件堆栈。在 CALL、RCALL 或中断(如果使能了扩展指令集,则还包括 ADDULNK 和SUBULNK 指令)后,软件可以通过读取 TOSU:TOSH:TOSL 寄存器来读取压入堆栈的值。这些值可以被置入由用户定义的软件 堆 栈。返 回 时,软件将这些值存回。

为防止意外的堆栈操作,访问堆栈时用户必须禁止全局 中断允许位。





© 2007 Microchip Technology Inc. 超前信息 DS39770A_CN 第 59 页

5.1.4.2 返回堆栈指针 (STKPTR)

STKPTR 寄存器 (寄存器 5-1) 包含堆栈指针值、STKFUL (堆栈满) 状态位和 STKUNF (堆栈下溢) 状态位。堆栈指针值可为 0 到 31 范围内的值。向堆栈压入值前,堆栈指针加 1;而从堆栈弹出值后,堆栈指针减 1。复位时,堆栈指针值为零。用户可以读写堆栈指针的值。实时操作系统(Real-Time Operating System,RTOS)可以利用此特性对返回堆栈进行维护。

向堆栈压入 PC 值 31 次 (且没有值从堆栈弹出)后, STKFUL 位置 1。通过软件或 POR 使 STKFUL 位清零。

由 STVREN (堆栈溢出复位使能)配置位的状态决定堆栈满时将执行的操作。(关于器件配置位的说明,请参见第 22.1 节"配置位"。)如果 STVREN 位已经置 1 (默认),第 31 次进栈将把 (PC + 2)值压入堆栈,从而将 STKFUL 位置 1 并复位器件。STKFUL 位将保持置 1,而堆栈指针将被清零。

如果 STVREN 已经清零,第31次进栈时 STKFUL 位将会置1,堆栈指针递增到31。后续的进栈操作都不会覆盖第31次进栈的值,并且 STKPTR 将保持为31。

当出栈次数足够卸空堆栈时,下一次出栈操作会向 PC 返回一个零值,并将 STKUNF 位置 1,而堆栈指针则保持为零。STKUNF 位将保持置 1,直到软件清零或发生 POR 为止。

注: 下溢时,将零值返回给 PC,会使程序指向 复位向量,此时可以验证堆栈状态并采取 相应的操作。这与复位不同,因为下溢时 SFR 的内容不受影响。

5.1.4.3 PUSH 和 POP 指令

由于栈顶是可以读写的,因此将值压入堆栈或从堆栈弹出而不影响程序的正常执行是非常理想的。PIC18 指令集包含两条指令 PUSH 和 POP,使用这两条指令可在软件控制下对 TOS 执行操作。然后就可以修改 TOSU、TOSH 和 TOSL,将数据或返回地址压入堆栈。

PUSH指令将当前的PC值压入堆栈。执行该指令会使堆栈指针加1并将当前的PC值装入堆栈。

POP 指令通过将堆栈指针减1来放弃当前的TOS值。然后前一个入栈的值就成为了TOS值。

寄存器 5-1: STKPTR: 堆栈指针寄存器

R/C-0	R/C-0	U-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
STKFUL ⁽¹⁾	STKUNF ⁽¹⁾	_	SP4	SP3	SP2	SP1	SP0
bit 7							bit 0

图注:	C = 只可清零位		
R = 可读位	W = 可写位	U = 未用位,读为 0	
-n = POR 值	1 = 置 1	0 = 清零	x = 未知

bit 7 STKFUL: 堆栈满标志位 (1)

1 = 堆栈满或溢出 0 = 堆栈未满或未溢出

bit 6 STKUNF: 堆栈下溢标志位 (1)

1 = 发生堆栈下溢 0 = 未发生堆栈下溢

bit 5 **未用:** 读为 0

bit 4-0 **SP4:SP0:** 堆栈指针地址位

注 1: 通过用户软件或 POR 清零 bit 7 和 bit 6。

5.1.4.4 堆栈满和下溢复位

通过将配置寄存器 1L 中的 STVREN 位置 1,来使能在堆栈溢出或下溢时的器件复位。当 STVREN 置 1 时,堆栈满或堆栈下溢状态会将相应的 STKFUL 或 STKUNF位置 1,然后使器件复位。当 STVREN 清零时,堆栈满或堆栈下溢状态会将相应的 STKFUL 或 STKUNF位置 1,但不会使器件复位。只能通过用户软件或上电复位使 STKFUL 或 STKUNF 位清零。

5.1.5 快速寄存器堆栈

为 STATUS、WREG 和 BSR 寄存器提供的快速寄存器 堆栈具有从中断"快速返回"的功能。此堆栈只有一级 且不可读写。当处理器转入中断向量处执行时,它装入 对应寄存器的当前值。所有中断源都会将值压入堆栈寄存器。如果使用 RETFIE, FAST 指令从中断返回,这 些寄存器中的值就会被装回工作寄存器。

如果同时允许低优先级中断和高优先级中断,从低优先级中断返回时,无法可靠地使用堆栈寄存器。如果在为低优先级中断提供服务时,发生了高优先级中断,则低优先级中断存储在堆栈寄存器中的值将被覆盖。在为低优先级中断提供服务时,用户必须用软件保存关键寄存器的值。

如果未使用中断优先级,所有中断都可以使用快速寄存器堆栈从中断返回。如果没有使用中断,快速寄存器堆栈可以用于在子程序调用结束后恢复 STATUS、WREG和 BSR 寄存器。要在子程序调用中使用快速寄存器堆栈,必须执行 CALL label, FAST 指令,将 STATUS、WREG和 BSR 寄存器的内容存入快速寄存器堆栈。然后执行 RETURN, FAST 指令,从快速寄存器堆栈恢复这些寄存器。

例 5-1 给出了一个在子程序调用和返回期间使用快速寄存器堆栈的源代码示例。

例 5-1: 快速寄存器堆栈代码示例

CALL SUB1, FAST ;STATUS, WREG, BSR;SAVED IN FAST REGISTER;STACK

SUB1

RETURN FAST ;RESTORE VALUES SAVED; IN FAST REGISTER STACK

5.1.6 程序存储器中的查找表

有的编程需要在程序存储器中创建数据结构或查找表。 对于 PIC18 器件,可以用两种方式实现查找表:

- 计算 GOTO
- 表读

5.1.6.1 计算 GOTO

计算 GOTO 是通过向程序计数器加一个偏移量来实现的。例 5-2 给出了一个示例。

使用 ADDWF PCL 指令和一组 RETLW nn 指令可以创建一个查找表。在调用该表前,会先将查找表中的偏移量装入 W 寄存器。被调用子程序的第一条指令应该是 ADDWF PCL 指令。接下去执行的一条是 RETLW nn 指令,它将值 nn 返回给调用函数。

偏移量 (WREG 中) 指定程序计数器应该增加的字节数, 其值应该为 2 的倍数 (LSb = 0)。

在这种方式中,每个指令单元只能存储一个数据字节, 并且要求返回地址堆栈还有空闲单元。

例 5-2: 使用偏移量计算 GOTO

	MOVF CALL	OFFSET,	W	
ORG	nn00h			
TABLE	ADDWF	PCL		
	RETLW	nnh		
	RETLW	nnh		
	RETLW	nnh		
	•			

5.1.6.2 表读

有一种更好的方法可以将数据存储在程序存储器中,这种方法允许在每个指令单元存储2个字节的数据。

编程时,每个程序字可以存储 2 个字节的查找表数据。表 指 针(TBLPTR)指 定 字 节 地 址,而 表 锁 存 器(TABLAT)则存储从程序存储器读取的数据。一次只能从程序存储器读取一个字节。

在第6.1节"表读与表写"中进一步讨论表读操作。

5.2 PIC18 指令周期

5.2.1 时钟分配


来自内部或外部时钟源的单片机时钟输入都将在内部被四分频以产生四个互不重叠的正交时钟信号(Q1、Q2、Q3和Q4)。程序计数器在每个Q1递增;在Q4期间,从程序存储器取指令并将指令锁存到指令寄存器(IR)中。指令的译码和执行在下一个Q1到Q4周期完成。图5-4所示为时钟和指令执行的流程图。

5.2.2 指令流 / 流水线


一个指令周期由 Q1 到 Q4 四个 Q 周期组成。取指令和执行指令是以流水线方式进行的,用一个指令周期来取指令,而用另一个指令周期译码和执行指令。但由于是流水线操作,所以每条指令的等效执行时间都是一个指令周期。如果某条指令改变了程序计数器(如 GOTO),则需要两个指令周期才能完成该指令(例 5-3)。

取指周期中:程序计数器 (PC) 在 Q1 周期加 1, 开始取指令。

指令执行周期中: 在 Q1 周期,将所取指令锁存到指令寄存器 (IR)。在随后的 Q2、Q3 和 Q4 周期中译码并执行该指令。其中读数据存储器(读操作数)发生在 Q2 周期,写操作发生在 Q4 周期(写目标寄存器)。



例 5-3: 指令流水线流程



除程序转移指令外,所有的指令都是单周期指令。由于程序转移指令将导致一条已取指令从流水线清除,需要重新取指令,然后执行指令,所以程序转移指令需要两个周期。

5.2.3 程序存储器中的指令

程序存储器按字节寻址。指令以 2 字节或 4 字节的形式存储在程序存储器中。指令字的最低有效字节始终存储在地址为偶数的程序存储器单元中(LSB = 0)。要保证正确指向指令单元,PC 必须以 2 为单位递增,并且LSB 总是读为 0(见**第 5.1.3 节 "程序计数器"**)。

图 5-5 给出了指令字存储在程序存储器中的一个示例。

CALL和 GOTO 指令在指令中嵌入了程序存储器的绝对地址。由于指令总是存储为一个字长,因而指令所包含的数据为一个字地址。字地址会写入 PC<20:1>,用于访问程序存储器中的目标字节。图 5-5 中的指令 #2 给出了指令 GOTO 0006h 在程序存储器中的译码过程。程序转移指令也采取同样的方式对相对地址偏移量进行译码。存储在转移指令中的偏移量代表单字指令数,PC将以此作为偏移量跳转到指定的地址单元。第 23.0 节 "指令集汇总"提供了指令集的更多详细信息。

图 5-5: 程序存储器中的指令

国 0-0:	/王/1	(人)上	11H 人			
				LSB = 1	LSB = 0	字地址
		程序存储器	i T			000000h
		字节单元	\rightarrow			000002h
						000004h
						000006h
	指令 1:	MOVLW	055h	0Fh	55h	000008h
	指令 2:	GOTO	0006h	EFh	03h	00000Ah
				F0h	00h	00000Ch
	指令 3:	MOVFF	123h, 456h	C1h	23h	00000Eh
				F4h	56h	000010h
				•		000012h
				•		000014h

5.2.4 双字指令

标准的 PIC18 指令集有 4 条双字指令: CALL、MOVFF、GOTO和LSFR。这些指令第二个字的高4位均为1111; 其他12位是立即数数据,通常为一个数据存储器地址。 指令的高4位为1111 用于代表一条转碟的NOD 指令

指令的高4位为1111,用于代表一条特殊的NOP指令。 指令顺序执行的正确顺序为:执行完第一个字之后立即 按顺序访问并使用第二个字中的数据。如果由于某些原 因跳过了第一个字而自动执行指令的第二个字,那么将作为一条 NOP 指令执行。如果双字指令跟在修改 PC 的条件指令后,就有必要执行此操作。例 5-4 给出了它的执行过程。

注: 关于扩展指令集中的双字指令信息,请参 见第 5.5 节 "程序存储器和扩展指令集"。

例 5-4: 双字指令

情形 1:		
目标代码	源代码	
0110 0110 0000 0000	TSTFSZ REG1	; is RAM location 0?
1100 0001 0010 0011	MOVFF REG1, REG2	; No, skip this word
1111 0100 0101 0110		; Execute this word as a NOP
0010 0100 0000 0000	ADDWF REG3	; continue code
情形 2:		
情形 2: 目标代码	源代码	
	源代码 TSTFSZ REG1	; is RAM location 0?
目标代码		; is RAM location 0? ; Yes, execute this word
目标代码 0110 0110 0000 0000	TSTFSZ REG1	

5.3 数据存储器构成

注: 当使能了 PIC18 扩展指令集时,数据存储器某些方面的操作会有所改变。更多信息,请参见第 5.6 节 "数据存储器和扩展指令集"。

PIC18 器件中的数据存储器是用静态 RAM 实现的。在数据存储器中,每个寄存器都有 12 位地址,最大容量可达 4096 个字节。存储器空间最多被分为 16 个存储区,每个存储区包含 256 个字节。PIC18FX3J90/X4J90器件有最多 16 KB 的程序存储器,实现了 4 个完整的存储区,共计 1024 字节。PIC18FX5J90 器件有 32 KB的程序存储器,实现了 8 个完整的存储区,共计 2048字节。图 5-6 和图 5-7 给出了器件的数据存储器构成。

数据存储器由特殊功能寄存器(Special Function Register,SFR)和通用寄存器(General Purpose Register,GPR)组成。SFR 用于单片机和外设功能模块的控制和状态显示,GPR则在用户应用程序中用于存储数据和临时存储操作的中间结果。任何未实现单元均读为0。

这样的指令集和架构支持跨存储区的操作。可以通过直接、间接或变址寻址模式访问整个数据存储器。本章后面的部分将讨论寻址模式。

为确保能在一个周期存取常用寄存器(所选的 SFR 和所选的 GPR),PIC18 器件设置了一个快速操作存储区。该存取区是一个 256 字节的存储器空间,它可实现对所选的 SFR 和 GPR Bank 0 的低地址单元的快速存取,而无需使用 BSR。第5.3.2节"快速操作存储区"提供了对于快速操作 RAM 的详细说明。

5.3.1 存储区选择寄存器

容量较大的数据存储器需要有效的寻址机制,以便对所有地址进行快速存取。理想状况下,这意味着不必为每次读写操作提供完整地址。PIC18 器件是使用 RAM 存储区机制实现快速存取的。这种机制将存储器空间分成连续的 16 个 256 字节的存储区。根据不同的指令,可以通过完整的 12 位地址,或通过 8 位的低字节地址和 4 位存储区指针直接寻址每个单元。


PIC18 指令集中的大部分指令都使用存储区指针,也就是存储区选择寄存器(Bank Select Register,BSR)。SFR 保存单元地址的高 4 位,而指令本身则包括单元地址的低 8 位。只使用 BSR 的低 4 位(BSR3:BSR0),不使用高 4 位;它们始终读为 0 且不能被写入。可以通过使用 MOVLB 指令直接装载 BSR。


BSR 的值代表数据存储器中的存储区,指令中的8位指向存储区中的存储单元,可以将它看作距离存储区下边界的偏移量。图 5-8 显示了 BSR 的值与数据存储器中的存储区之间的关系。


由于最多可有 16 个寄存器共享同一个低位地址,用户必须非常小心以确保在执行数据读或写之前选择了正确的存储区。例如,当 BSR 为 0Fh 时将程序数据写入地址为 F9h 的 8 位地址单元,将导致程序计数器的复位。

当选择存储区时,只有已实现的存储区才可以读写。对未实现存储区进行的写操作将被忽略,而读这些存储区会返回 0。虽然是这样,STATUS 寄存器仍然会受到影响,好像操作是成功的。图 5-6 中的数据存储器映射图指出了已实现的存储区。

在 PIC18 的内核指令集中,只有 MOVFF 指令指定源寄存器和目标寄存器的完整 12 位地址。该指令在执行时完全忽略 BSR。所有其他指令仅包含作为操作数的低位地址,而且必须使用 BSR 或快速操作存储区来寻址目标寄存器。







5.3.2 快速操作存储区

使用 BSR 和嵌入的 8 位地址,用户可以寻址数据存储器的整个空间,但这同时也意味着用户必须始终确保选择了正确的存储区。否则,可能会从错误的单元读取数据或将数据写入错误的单元。如果本来是向 GPR 进行写操作,却将结果写入了 SFR,后果是非常严重的。但是在每次向数据存储器进行读或写操作时确认和 / 或更改BSR 会严重影响工作效率。

为了连续访问大多数常用数据存储器单元,现为数据存储器配置了快速操作存储区,这样可以允许用户访问被映射的存储区而无需指定 BSR。快速操作存储区由 Bank 0 的前 96 个字节(00h-5Fh)和 Bank 15 的后 160 个字节(60h-FFh)组成。地址较低的部分被称为"快速操作RAM",由 GPR 组成。地址较高的部分则被映射为器件的 SFR。这两个区域被连续地映射到快速操作存储区并且可以用一个 8 位地址进行线性寻址(图 5-6)。

包括快速操作 RAM 位(指令中的"a"参数)的 PIC18 内核指令在执行时使用快速操作存储区。当"a"等于1时,指令使用BSR和包含在操作码中的8位地址对数据存储器寻址。当"a"为 0 时,强制指令使用快速操作存储区地址映射,此时忽略 BSR 的当前值。

此"强制"寻址方式可使指令在一个周期内对数据地址进行操作,而不需要首先更新 BSR。这意味着用户可以更有效地对 8 位地址为 60h 或以上的 SFR 进行取值和操作。地址为 60h 以下的快速操作 RAM 非常适合于存储那些用户可能需要快速访问的数据值,如直接计算结果或常用程序变量。快速操作 RAM 也可实现更加快速和有效的现场保护和变量切换。

使能扩展的指令集(XINST 配置位 = 1)时的快速操作存储区的映射略有不同。在第 5.6.3 节 "在立即数变址模式中映射快速操作存储区"中对此进行了更详细的讨论。

5.3.3 通用寄存器文件

PIC18 器件可能在 GPR 区中划分了一部分存储区。这部分存储区为数据 RAM,所有指令均可访问它。 GPR 区从 Bank 0 的底部(地址 000h)开始向上直到 SFR 区的底部。上电复位不会初始化 GPR,并且其他复位也不会改变其内容。

© 2007 Microchip Technology Inc. 超前信息 DS39770A_CN 第 67 页

5.3.4 特殊功能寄存器

特殊功能寄存器(SFR)是 CPU 和外设模块用来控制器件操作的寄存器。这些寄存器以静态 RAM 的形式实现。SFR 从数据存储器的顶部(FFFh)开始向下,它占用了 Bank 15 上面大半部分的单元空间(F60h 到FFFh)。表 5-2 和表 5-3 列出了这些寄存器。

可以将 SFR 归类为两组:与"内核"器件功能(ALU、复位和中断)相关的寄存器和与外设功能相关的寄存器。复位和中断寄存器在相关的章节中进行讨论,本章后面的部分将对 ALU 状态寄存器进行说明。与外设操作相关的寄存器将在该外设的章节中进行说明。

SFR 通常分布在受其控制的外设中。未使用的 SFR 单元是未实现的,读为 0。

表 5-2: PIC18F85J90 系列器件的特殊功能寄存器映射图

地址	名称	地址	名称	地址	名称	地址	名称	地址	名称
FFFh	TOSU	FDFh	INDF2 ⁽¹⁾	FBFh	LCDDATA4 ⁽³⁾	F9Fh	IPR1	F7Fh	SPBRGH1
FFEh	TOSH	FDEh	POSTINC2 ⁽¹⁾	FBEh	LCDDATA3	F9Eh	PIR1	F7Eh	BAUDCON1
FFDh	TOSL	FDDh	POSTDEC2 ⁽¹⁾	FBDh	LCDDATA2	F9Dh	PIE1	F7Dh	LCDDATA23 ⁽³⁾
FFCh	STKPTR	FDCh	PREINC2 ⁽¹⁾	FBCh	LCDDATA1	F9Ch	(2)	F7Ch	LCDDATA22 ⁽³⁾
FFBh	PCLATU	FDBh	PLUSW2 ⁽¹⁾	FBBh	LCDDATA0	F9Bh	OSCTUNE	F7Bh	LCDDATA21
FFAh	PCLATH	FDAh	FSR2H	FBAh	LCDSE5 ⁽³⁾	F9Ah	TRISJ ⁽³⁾	F7Ah	LCDDATA20
FF9h	PCL	FD9h	FSR2L	FB9h	LCDSE4 ⁽³⁾	F99h	TRISH ⁽³⁾	F79h	LCDDATA19
FF8h	TBLPTRU	FD8h	STATUS	FB8h	LCDSE3	F98h	TRISG	F78h	LCDDATA18
FF7h	TBLPTRH	FD7h	TMR0H	FB7h	LCDSE2	F97h	TRISF	F77h	LCDDATA17 ⁽³⁾
FF6h	TBLPTRL	FD6h	TMR0L	FB6h	LCDSE1	F96h	TRISE	F76h	LCDDATA16 ⁽³⁾
FF5h	TABLAT	FD5h	T0CON	FB5h	CVRCON	F95h	TRISD	F75h	LCDDATA15
FF4h	PRODH	FD4h	(2)	FB4h	CMCON	F94h	TRISC	F74h	LCDDATA14
FF3h	PRODL	FD3h	OSCCON	FB3h	TMR3H	F93h	TRISB	F73h	LCDDATA13
FF2h	INTCON	FD2h	LCDREG	FB2h	TMR3L	F92h	TRISA	F72h	LCDDATA12
FF1h	INTCON2	FD1h	WDTCON	FB1h	T3CON	F91h	LATJ ⁽³⁾	F71h	LCDDATA11 ⁽³⁾
FF0h	INTCON3	FD0h	RCON	FB0h	(2)	F90h	LATH ⁽³⁾	F70h	LCDDATA10 ⁽³⁾
FEFh	INDF0 ⁽¹⁾	FCFh	TMR1H	FAFh	SPBRG1	F8Fh	LATG	F6Fh	LCDDATA9
FEEh	POSTINC0 ⁽¹⁾	FCEh	TMR1L	FAEh	RCREG1	F8Eh	LATF	F6Eh	LCDDATA8
FEDh	POSTDEC0 ⁽¹⁾	FCDh	T1CON	FADh	TXREG1	F8Dh	LATE	F6Dh	LCDDATA7
FECh	PREINC0 ⁽¹⁾	FCCh	TMR2	FACh	TXSTA1	F8Ch	LATD	F6Ch	LCDDATA6
FEBh	PLUSW0 ⁽¹⁾	FCBh	PR2	FABh	RCSTA1	F8Bh	LATC	F6Bh	LCDDATA5 ⁽³⁾
FEAh	FSR0H	FCAh	T2CON	FAAh	LCDPS	F8Ah	LATB	F6Ah	CCPR1H
FE9h	FSR0L	FC9h	SSPBUF	FA9h	LCDSE0	F89h	LATA	F69h	CCPR1L
FE8h	WREG	FC8h	SSPADD	FA8h	LCDCON	F88h	PORTJ ⁽³⁾	F68h	CCP1CON
FE7h	INDF1 ⁽¹⁾	FC7h	SSPSTAT	FA7h	EECON2	F87h	PORTH ⁽³⁾	F67h	CCPR2H
FE6h	POSTINC1 ⁽¹⁾	FC6h	SSPCON1	FA6h	EECON1	F86h	PORTG	F66h	CCPR2L
FE5h	POSTDEC1 ⁽¹⁾	FC5h	SSPCON2	FA5h	IPR3	F85h	PORTF	F65h	CCP2CON
FE4h	PREINC1 ⁽¹⁾	FC4h	ADRESH	FA4h	PIR3	F84h	PORTE	F64h	SPBRG2
FE3h	PLUSW1 ⁽¹⁾	FC3h	ADRESL	FA3h	PIE3	F83h	PORTD	F63h	RCREG2
FE2h	FSR1H	FC2h	ADCON0	FA2h	IPR2	F82h	PORTC	F62h	TXREG2
FE1h	FSR1L	FC1h	ADCON1	FA1h	PIR2	F81h	PORTB	F61h	TXSTA2
FE0h	BSR	FC0h	ADCON2	FA0h	PIE2	F80h	PORTA	F60h	RCSTA2

- 注 1: 这不是实际存在的寄存器。
 - 2: 未实现的寄存器,读为0。
 - 3: 在64 引脚器件上此寄存器不可用。

表 5-3: PIC18F85J90 系列寄存器文件汇总

衣 5-3:	FICT	8F85J9U ,	尔列可什	<u> </u>	<u> </u>	1	ı	1	I		
寄存器名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	POR/BOR 时的值	详情请见 (页)	
TOSU	_	_	-	栈顶最高字节	i (TOS<20:1	6>)			0 0000	51, 59	
TOSH	栈顶高字节	(TOS<15:8>)							0000 0000	51, 59	
TOSL	栈顶低字节	(TOS<7:0>)							0000 0000	51, 59	
STKPTR	STKFUL	STKUNF	_	返回堆栈指针					uu-0 0000	51, 60	
PCLATU	_	_	bit 21 ⁽¹⁾	PC<20:16> f	的保持寄存器				0 0000	51, 59	
PCLATH	PC<15:8> 的	保持寄存器							0000 0000	51, 59	
PCL	PC 低字节 ((PC<7:0>)							0000 0000	51, 59	
TBLPTRU	_	_	bit 21	程序存储器表	· 指针最高字节	TBLPTR<	20:16>)		00 0000	51, 84	
TBLPTRH	程序存储器表	 指针高字节	(TBLPTR<15	i:8>)					0000 0000	51, 84	
TBLPTRL	程序存储器表	 指针低字节		0000 0000	51, 84						
TABLAT	程序存储器表	字存储器表锁存器									
PRODH	乘积寄存器的	的高字节							xxxx xxxx	51, 84	
PRODL	乘积寄存器的	的低字节							xxxx xxxx	51, 91	
INTCON	GIE/GIEH	PEIE/GIEL	TMR0IE	INT0IE	RBIE	TMR0IF	INT0IF	RBIF	0000 000x	51, 95	
INTCON2	RBPU	INTEDG0	INTEDG1	INTEDG2	INTEDG3	TMR0IP	INT3IP	RBIP	1111 1111	51, 96	
INTCON3	INT2IP	INT1IP	INT3IE	INT2IE	INT1IE	INT3IF	INT2IF	INT1IF	1100 0000	51, 97	
INDF0	使用 FSR0 的	的内容寻址数据			(不是实际有	· 存在的寄存器)	I.	1	N/A	51, 75	
POSTINC0	使用 FSR0 的	的内容寻址数据	存储器——F	SR0 的值后增	(不是实际有	存在的寄存器)			N/A	51, 76	
POSTDEC0		的内容寻址数据		SR0 的值后减	(不是实际有	存在的寄存器)			N/A	51, 76	
PREINC0		的内容寻址数据		SR0 的值预增					N/A	51, 76	
PLUSW0		的内容寻址数捷		SR0 的值预增			, FSR0 的偏	移量由 W 寄	N/A	51, 76	
FSR0H	_	_	_	_	间接数据存储	皆器地址指针 O	的高字节		xxxx	51, 75	
FSR0L	间接数据存储	皆器地址指针 0	的低字节		•				xxxx xxxx	51, 75	
WREG	工作寄存器								xxxx xxxx	51	
INDF1	使用 FSR1 的	的内容寻址数据	¦存储器──F	SR1 的值不变	(不是实际有	存在的寄存器)			N/A	51, 75	
POSTINC1	使用 FSR1 的	的内容寻址数据	¦存储器──F	SR1 的值后增	(不是实际有	存在的寄存器)			N/A	51, 76	
POSTDEC1	使用 FSR1 的	的内容寻址数捷	存储器——F	SR1 的值后减	(不是实际有	存在的寄存器)			N/A	51, 76	
PREINC1	使用 FSR1 的	的内容寻址数据	存储器——F	SR1 的值预增	(不是实际有	存在的寄存器)			N/A	51, 76	
PLUSW1	使用 FSR1 的 存器提供	的内容寻址数据	存储器——F	SR1 的值预增	(不是实际有	存在的寄存器)	, FSR1 的偏	移量由 W 寄	N/A	51, 76	
FSR1H	_	_	-	_	间接数据存储	者器地址指针 1	的高字节		xxxx	52, 75	
FSR1L	间接数据存储	皆器地址指针 1	的低字节						xxxx xxxx	52, 75	
BSR		_	ı	_	存储区选择等	 存器			0000	52, 64	
INDF2	使用 FSR2 的	的内容寻址数捷	存储器——F	SR2 的值不变	(不是实际有	存在的寄存器)			N/A	52, 75	
POSTINC2	使用 FSR2 的	的内容寻址数捷	存储器——F	SR2 的值后增	(不是实际有	存在的寄存器)			N/A	52, 76	
POSTDEC2	使用 FSR2 的	的内容寻址数捷	¦存储器──F	SR2 的值后减	(不是实际有	存在的寄存器)			N/A	52, 76	
PREINC2	使用 FSR2 的	的内容寻址数据	存储器——F	SR2 的值预增	(不是实际有	存在的寄存器)			N/A	52, 76	
PLUSW2	使用 FSR2 的存器提供	的内容寻址数据	¦存储器──F	SR2 的值预增	(不是实际有	存在的寄存器)	, FSR2 的偏	移量由 W 寄	N/A	52, 76	
FSR2H		_	_	_	间接数据存储	皆器地址指针 2	的高字节		xxxx	52, 75	
FSR2L	间接数据存储	皆器地址指针 2	的低字节						xxxx xxxx	52, 75	
STATUS		_		N	OV	Z	DC	С	x xxxx	52, 73	
	+ kn _ T =	ж _ + ш			/II sh / 7 4						

图注: x=未知, u=不变, -=未用, q=值取决于具体条件, r=保留 (不能修改)

- 注 1: PC 的 bit 21 仅在测试模式和串行编程模式下可用。
 - 2: 这些寄存器和/或位仅在80引脚器件上可用;在其他器件上,它们未实现并读为0。所示为80引脚器件的复位状态。
 - 3: 当 MSSP 模块工作在 I²C™ 从动模式下时,这些位的其他名称和定义。详细信息,请参见**第 16.4.3.2 节 "地址屏蔽"**。
 - 4: 只有在特定的振荡器配置中才可使用 PLLEN 位;否则,它被禁止并读为 0。详细信息,请参见**第 2.4.3 节 "PLL 倍频器"**。
 - 5: 仅当内部振荡器被选作默认时钟源(FOSC2配置位 = 0)时,RA6/RA7及其相关的锁存和方向位才能被配置为端口引脚;否则,这些位将被禁止且读为 0。

表 5-3:	PIC18F85J90 系列寄存器文件汇总	(婦)
衣 5-3:	PICTOFOSJYU 系列合任帝义作用品	(残り

X 3-3:			ホグリ可行な	Bit 4		D:4 2	D:4.4	Dit 0	POR/BOR	详情请见
寄存器名称	Bit 7	Bit 6	Bit 5	DIL 4	Bit 3	Bit 2	Bit 1	Bit 0	时的值	(页)
TMR0H	Timer0 寄存器	器的高字节							0000 0000	52, 133
TMR0L	Timer0 寄存器	器的低字节			ı	T	T	T	xxxx xxxx	52, 133
T0CON	TMR00N	T08BIT	T0CS	T0SE	PSA	T0PS2	T0PS1	T0PS0	1111 1111	52, 131
OSCCON	IDLEN	IRCF2	IRCF1	IRCF0	OSTS	IOFS	SCS1	SCS0	0100 q000	30, 52
LCDREG	_	CPEN	BIAS2	BIAS1	BIAS0	MODE13	CKSEL1	CKSEL0	-011 1100	52, 163
WDTCON	REGSLP	_	_	_	_	_	_	SWDTEN	00	52, 289
RCON	IPEN	_	_	RI	TO	PD	POR	BOR	01 11q0	46, 52
TMR1H	Timer1 寄存器	器的高字节							xxxx xxxx	52, 139
TMR1L	Timer1 寄存器	器的低字节							xxxx xxxx	52, 139
T1CON	RD16	T1RUN	T1CKPS1	T1CKPS0	T10SCEN	T1SYNC	TMR1CS	TMR10N	0000 0000	52, 135
TMR2	Timer2 寄存器	R.			•	•	•	•	0000 0000	52, 142
PR2	Timer2 周期智	寄存器							1111 1111	52, 142
T2CON	_	T2OUTPS3	T2OUTPS2	T2OUTPS1	T2OUTPS0	TMR2ON	T2CKPS1	T2CKPS0	-000 0000	52, 141
SSPBUF	MSSP 接收缓	爰冲器 / 发送寄	存器						xxxx xxxx	52, 193, 228
SSPADD	I ² C™ 从动模	式下的 MSSP	地址寄存器。	I ² C 主控模式	下的 MSSP1	波特率重载寄	存器。		0000 0000	52, 228
SSPSTAT	SMP	CKE	D/Ā	Р	S	R/W	UA	BF	0000 0000	52, 186, 195
SSPCON1	WCOL	SSPOV	SSPEN	CKP	SSPM3	SSPM2	SSPM1	SSPM0	0000 0000	52, 187, 196
SSPCON2	GCEN	ACKSTAT	ACKDT	ACKEN	RCEN	PEN	RSEN	SEN	0000 0000	52, 197,
	GCEN	ACKSTAT	ADMSK5 ⁽³⁾	ADMSK4 ⁽³⁾	ADMSK3 ⁽³⁾	ADMSK2 ⁽³⁾	ADMSK1 ⁽³⁾	SEN		198
ADRESH	A/D 结果寄存	器的高字节							xxxx xxxx	53, 271
ADRESL	A/D 结果寄存	器的低字节							xxxx xxxx	53, 271
ADCON0	ADCAL	_	CHS3	CHS2	CHS1	CHS0	GO/DONE	ADON	0-00 0000	53, 263
ADCON1	_	_	VCFG1	VCFG0	PCFG3	PCFG2	PCFG1	PCFG0	00 0000	53, 264
ADCON2	ADFM	_	ACQT2	ACQT1	ACQT0	ADCS2	ADCS1	ADCS0	0-00 0000	53, 265
LCDDATA4	S39C0 ⁽²⁾	S38C0 ⁽²⁾	S37C0 ⁽²⁾	S36C0 ⁽²⁾	S35C0 ⁽²⁾	S34C0 ⁽²⁾	S33C0 ⁽²⁾	S32C0	xxxx xxxx	53, 161
LCDDATA3	S31C0	S30C0	S29C0	S28C0	S27C0	S26C0	S25C0	S24C0	xxxx xxxx	53, 161
LCDDATA2	S23C0	S22C0	S21C0	S20C0	S19C0	S18C0	S17C0	S16C0	xxxx xxxx	53, 161
LCDDATA1	S15C0	S14C0	S13C0	S12C0	S11C0	S10C0	S09C0	S08C0	xxxx xxxx	53, 161
LCDDATA0	S07C0	S06C0	S05C0	S04C0	S03C0	S02C0	S01C0	S00C0	xxxx xxxx	53, 161
LCDSE5 ⁽²⁾	SE47	SE46	SE45	SE44	SE43	SE42	SE41	SE40	0000 0000	53, 160
LCDSE4	SE39 ⁽²⁾	SE38 ⁽²⁾	S37 ⁽²⁾	SE36 ⁽²⁾	SE35 ⁽²⁾	SE34 ⁽²⁾	SE33 ⁽²⁾	SE32	0000 0000	53, 160
LCDSE3	SE31	SE30	SE29	SE28	SE27	SE26	SE25	SE24	0000 0000	53, 160
LCDSE2	SE23	SE22	SE21	SE20	SE19	SE18	SE17	SE16	0000 0000	53, 160
LCDSE1	SE15	SE14	SE13	SE12	SE11	SE10	SE09	SE08	0000 0000	53, 160
CVRCON	CVREN	CVROE	CVRR	CVRSS	CVR3	CVR2	CVR1	CVR0	0000 0000	53, 279
CMCON	C2OUT	C1OUT	C2INV	C1INV	CIS	CM2	CM1	CM0	0000 0111	53, 273
TMR3H	Timer3 寄存器	器的高字节	•	•	•	•	•	•	xxxx xxxx	53, 145
TMR3L	Timer3 寄存器								xxxx xxxx	53, 145
T3CON	RD16	T3CCP2	T3CKPS1	T3CKPS0	T3CCP1	T3SYNC	TMR3CS	TMR3ON	0000 0000	53, 143

图注: x = 未知, u = 不变, - = 未用, q = 值取决于具体条件, r = 保留 (不能修改)

- **主 1:** PC 的 bit 21 仅在测试模式和串行编程模式下可用。
 - 2: 这些寄存器和/或位仅在80引脚器件上可用;在其他器件上,它们未实现并读为0。所示为80引脚器件的复位状态。
 - 3: 当 MSSP 模块工作在 I²C™ 从动模式下时,这些位的其他名称和定义。详细信息,请参见**第 16.4.3.2 节"地址屏蔽"**。
 - 4: 只有在特定的振荡器配置中才可使用 PLLEN 位;否则,它被禁止并读为 0。详细信息,请参见第 2.4.3 节 "PLL 倍频器"。
 - 5: 仅当内部振荡器被选作默认时钟源(FOSC2配置位 = 0)时,RA6/RA7及其相关的锁存和方向位才能被配置为端口引脚;否则,这些位将被禁止且读为 0。

表 5-3:	PIC18	F85J90	系列寄存器	器文件汇总	(续)

衣 5-3: 寄存器名称	Bit 7	Bit 6	於列爾伊召 Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	POR/BOR 时的值	详情请见 (页)
SPBRG1	EUSART 波特	寺率发生器							0000 0000	53, 233
RCREG1	EUSART 接	女寄存器							0000 0000	53, 241
TXREG1	EUSART 发達	送寄存器							0000 0000	53, 239
TXSTA1	CSRC	TX9	TXEN	SYNC	SENDB	BRGH	TRMT	TX9D	0000 0010	53, 230
RCSTA1	SPEN	RX9	SREN	CREN	ADDEN	FERR	OERR	RX9D	0000 000x	53, 231
LCDPS	WFT	BIASMD	LCDA	WA	LP3	LP2	LP1	LP0	0000 0000	53, 159
LCDSE0	SE07	SE06	SE05	SE04	SE03	SE02	SE01	SE00	0000 0000	53, 160
LCDCON	LCDEN	SLPEN	WERR	_	CS1	CS0	LMUX1	LMUX0	000- 0000	53, 158
EECON2	EEPROM 控	制寄存器2(不是实际存在	的寄存器)	l	I	I	I		53, 82
EECON1	_	_	_	FREE	WRERR	WREN	WR	_	0 x00-	53, 83
IPR3	_	LCDIP	RC2IP	TX2IP	_	CCP2IP	CCP1IP	_	-111 -11-	54, 106
PIR3	_	LCDIF	RC2IF	TX2IF	_	CCP2IF	CCP1IF	_	-000 -00-	54, 100
PIE3	_	LCDIE	RC2IE	TX2IE	_	CCP2IE	CCP1IE	_	-000 -00-	54, 103
IPR2	OSCFIP	CMIP	_	_	BCLIP	LVDIP	TMR3IP	_	11 111-	54, 105
PIR2	OSCFIF	CMIF	_		BCLIF	LVDIF	TMR3IF	_	00 000-	54, 99
PIE2	OSCFIE	CMIE	_		BCLIE	LVDIE	TMR3IE	_	00 000-	54, 102
IPR1	_	ADIP	RC1IP	TX1IP	SSPIP	_	TMR2IP	TMR1IP	-111 1-11	54, 104
PIR1	_	ADIF	RC1IF	TX1IF	SSPIF	_	TMR2IF	TMR1IF	-000 0-00	54, 98
PIE1	_	ADIE	RC1IE	TX1IE	SSPIE	_	TMR2IE	TMR1IE	-000 0-00	54, 101
OSCTUNE	INTSRC	PLLEN ⁽⁴⁾	TUN5	TUN4	TUN3	TUN2	TUN1	TUN0	0000 0000	31, 54
TRISJ ⁽²⁾	TRISJ7	TRISJ6	TRISJ5	TRISJ4	TRISJ3	TRISJ2	TRISJ1	TRISJ0	1111 1111	54, 130
TRISH ⁽²⁾	TRISH7	TRISH6	TRISH5	TRISH4	TRISH3	TRISH2	TRISH1	TRISH0	1111 1111	54, 128
TRISG	SPIOD	CCP2OD	CCP10D	TRISG4	TRISG3	TRISG2	TRISG1	TRISG0	0001 1111	54, 126
TRISF	TRISF7	TRISF6	TRISF5	TRISF4	TRISF3	TRISF2	TRISF1	_	1111 111-	54, 124
TRISE	TRISE7	TRISE6	TRISE5	TRISE4	TRISE3	_	TRISE1	TRISE0	1111 1-11	54, 121
TRISD	TRISD7	TRISD6	TRISD5	TRISD4	TRISD3	TRISD2	TRISD1	TRISD0	1111 1111	54, 119
TRISC	TRISC7	TRISC6	TRISC5	TRISC4	TRISC3	TRISC2	TRISC1	TRISC0	1111 1111	54, 117
TRISB	TRISB7	TRISB6	TRISB5	TRISB4	TRISB3	TRISB2	TRISB1	TRISB0	1111 1111	54, 114
TRISA	TRISA7 ⁽⁵⁾	TRISA6 ⁽⁵⁾	TRISA5	TRISA4	TRISA3	TRISA2	TRISA1	TRISA0	1111 1111	54, 111
LATJ ⁽²⁾	LATJ7	LATJ6	LATJ5	LATJ4	LATJ3	LATJ2	LATJ1	LATJ0	xxxx xxxx	54, 130
LATH ⁽²⁾	LATH7	LATH6	LATH5	LATH4	LATH3	LATH2	LATH1	LATH0	xxxx xxxx	54, 128
LATG	U2OD	U1OD	_	LATG4	LATG3	LATG2	LATG1	LATG0	00-x xxxx	54, 126
LATF	LATF7	LATF6	LATF5	LATF4	LATF3	LATF2	LATF1	_	xxxx xxx-	54, 124
LATE	LATE7	LATE6	LATE5	LATE4	LATE3	_	LATE1	LATE0	xxxx x-xx	54, 121
LATD	LATD7	LATD6	LATD5	LATD4	LATD3	LATD2	LATD1	LATD0	xxxx xxxx	54, 119
LATC	LATC7	LATC6	LATC5	LATC4	LATC3	LATC2	LATC1	LATC0	xxxx xxxx	54, 117
LATB	LATB7	LATB6	LATB5	LATB4	LATB3	LATB2	LATB1	LATB0	xxxx xxxx	54, 114
LATA	LATA7 ⁽⁵⁾	LATA6 ⁽⁵⁾	LATA5	LATA4	LATA3	LATA2	LATA1	LATA0	xxxx xxxx	54, 111

图注: x=未知, u=不变, -=未用, q=值取决于具体条件, r=保留 (不能修改)

- **注 1.** PC 的 bit 21 仅在测试模式和串行编程模式下可用。
 - 2: 这些寄存器和/或位仅在80引脚器件上可用;在其他器件上,它们未实现并读为0。所示为80引脚器件的复位状态。
 - 3: 当 MSSP 模块工作在 I²C™ 从动模式下时,这些位的其他名称和定义。详细信息,请参见**第 16.4.3.2 节"地址屏蔽"**。
 - 4: 只有在特定的振荡器配置中才可使用 PLLEN 位;否则,它被禁止并读为 0。详细信息,请参见**第 2.4.3 节 "PLL 倍频器"**。
 - 5: 仅当内部振荡器被选作默认时钟源(FOSC2 配置位 = 0)时, RA6/RA7 及其相关的锁存和方向位才能被配置为端口引脚; 否则,这些位将被禁止且读为 0。

PIC18F85J90 系列寄存器文件汇总 (续) <u>表 5-3:</u>

寄存器名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	POR/BOR 时的值	详情请见 (页)
PORTJ ⁽²⁾	RJ7	RJ6	RJ5	RJ4	RJ3	RJ2	RJ1	RJ0	xxxx xxxx	54, 130
PORTH ⁽²⁾	RH7	RH6	RH5	RH4	RH3	RH2	RH1	RH0	xxxx xxxx	54, 128
PORTG	RDPU	REPU	RJPU ⁽²⁾	RG4	RG3	RG2	RG1	RG0	000x xxxx	54, 126
PORTF	RF7	RF6	RF5	RF4	RF3	RF2	RF1	_	xxxx xxx-	54, 124
PORTE	RE7	RE6	RE5	RE4	RE3	-	RE1	RE0	xxxx x-xx	54, 121
PORTD	RD7	RD6	RD5	RD4	RD3	RD2	RD1	RD0	xxxx xxxx	54, 119
PORTC	RC7	RC6	RC5	RC4	RC3	RC2	RC1	RC0	xxxx xxxx	54, 117
PORTB	RB7	RB6	RB5	RB4	RB3	RB2	RB1	RB0	xxxx xxxx	54, 114
PORTA	RA7 ⁽⁵⁾	RA6 ⁽⁵⁾	RA5	RA4	RA3	RA2	RA1	RA0	xx0x 0000	54, 111
SPBRGH1	EUSART 波朱	导率发生器的 高	5字节						0000 0000	55, 233
BAUDCON1	ABDOVF	RCMT	_	SCKP	BRG16	_	WUE	ABDEN	01-0 0-00	55, 232
LCDDATA23 ⁽²⁾	S47C3	S46C3	S45C3	S44C3	S43C3	S42C3	S41C3	S40C3	xxxx xxxx	55, 161
LCDDATA22	S39C3 ⁽²⁾	S38C3 ⁽²⁾	S37C3 ⁽²⁾	S36C3 ⁽²⁾	S35C3 ⁽²⁾	S34C3 ⁽²⁾	S33C3 ⁽²⁾	S32C3	xxxx xxxx	55, 161
LCDDATA21	S31C3	S30C3	S29C3	S28C3	S27C3	S26C3	S25C3	S24C3	xxxx xxxx	55, 161
LCDDATA20	S23C3	S22C3	S21C3	S20C3	S19C3	S18C3	S17C3	S16C3	xxxx xxxx	55, 161
LCDDATA19	S15C3	S14C3	S13C3	S12C3	S11C3	S10C3	S09C3	S08C3	xxxx xxxx	55, 161
LCDDATA18	S07C3	S06C3	S05C3	S04C3	S03C3	S02C3	S01C3	S00C3	xxxx xxxx	55, 161
LCDDATA17 ⁽²⁾	S47C2	S46C2	S45C2	S44C2	S43C2	S42C2	S41C2	S40C2	xxxx xxxx	55, 161
LCDDATA16	S39C2 ⁽²⁾	S38C2 ⁽²⁾	S37C2 ⁽²⁾	S36C2 ⁽²⁾	S35C2 ⁽²⁾	S34C2 ⁽²⁾	S33C2 ⁽²⁾	S32C2	xxxx xxxx	55, 161
LCDDATA15	S31C2	S30C2	S29C2	S28C2	S27C2	S26C2	S25C2	S24C2	xxxx xxxx	55, 161
LCDDATA14	S23C2	S22C2	S21C2	S20C2	S19C2	S18C2	S17C2	S16C2	xxxx xxxx	55, 161
LCDDATA13	S15C2	S14C2	S13C2	S12C2	S11C2	S10C2	S09C2	S08C2	xxxx xxxx	55, 161
LCDDATA12	S07C2	S06C2	S05C2	S04C2	S03C2	S02C2	S01C2	S00C2	xxxx xxxx	55, 161
LCDDATA11 ⁽²⁾	S47C1	S46C1	S45C1	S44C1	S43C1	S42C1	S41C1	S40C1	xxxx xxxx	55, 161
LCDDATA10	S39C1 ⁽²⁾	S38C1 ⁽²⁾	S37C1 ⁽²⁾	S36C1 ⁽²⁾	S35C1 ⁽²⁾	S34C1 ⁽²⁾	S33C1 ⁽²⁾	S32C1	xxxx xxxx	55, 161
LCDDATA9	S31C1	S30C1	S29C1	S28C1	S27C1	S26C1	S25C1	S24C1	xxxx xxxx	55, 161
LCDDATA8	S23C1	S22C1	S21C1	S20C1	S19C1	S18C1	S17C1	S16C1	xxxx xxxx	55, 161
LCDDATA7	S15C1	S14C1	S13C1	S12C1	S11C1	S10C1	S09C1	S08C1	xxxx xxxx	55, 161
LCDDATA6	S07C1	S06C1	S05C1	S04C1	S03C1	S02C1	S01C1	S00C1	xxxx xxxx	55, 161
LCDDATA5 ⁽²⁾	S47C0	S46C0	S45C0	S44C0	S43C0	S42C0	S41C0	S40C0	xxxx xxxx	55, 161
CCPR1H	捕捉 / 比较 /P	WM 寄存器 1	的高字节						xxxx xxxx	55, 148
CCPR1L	捕捉/比较/P	WM 寄存器 1	的低字节						xxxx xxxx	55, 148
CCP1CON	_	-	DC1B1	DC1B0	CCP1M3	CCP1M2	CCP1M1	CCP1M0	00 0000	55, 147
CCPR2H	捕捉 / 比较 /P	WM 寄存器 2	的高字节						xxxx xxxx	55, 148
CCPR2L	捕捉 / 比较 /P	WM 寄存器 2	的低字节						xxxx xxxx	56, 148
CCP2CON	_	-	DC2B1	DC2B0	CCP2M3	CCP2M2	CCP2M1	CCP2M0	00 0000	56, 147
SPBRG2	AUSART 波特	 导率发生器寄存	字器					ı	0000 0000	56, 252
	AUSART 接收								0000 0000	56, 257
	AUSART 发起								0000 0000	56, 255
TXSTA2	CSRC	TX9	TXEN	SYNC	_	BRGH	TRMT	TX9D	0000 -010	56, 250
RCSTA2	SPEN	RX9	SREN	CREN	ADDEN	FERR	OERR	RX9D	0000 000x	56, 251

图注:

x =未知,u =不变,- =未用,q =值取决于具体条件,r =保留(不能修改)

- - 2: 这些寄存器和/或位仅在80引脚器件上可用;在其他器件上,它们未实现并读为0。所示为80引脚器件的复位状态。
 - 当 MSSP 模块工作在 I²C™ 从动模式下时,这些位的其他名称和定义。详细信息,请参见**第 16.4.3.2 节 "地址屏蔽"**
 - 4:
 - 只有在特定的振荡器配置中才可使用 PLLEN 位;否则,它被禁止并读为 0。详细信息,请参见**第 2.4.3 节 "PLL 倍频器"**。 仅当内部振荡器被选作默认时钟源(FOSC2 配置位 = 0)时, RA6/RA7 及其相关的锁存和方向位才能被配置为端口引脚;否则,这些位将 被禁止且读为 0。

5.3.5 STATUS 寄存器

如寄存器 5-2 所示,STATUS 寄存器包含 ALU 的算术运算状态。STATUS 寄存器与任何其他寄存器一样,可以作为任何指令的操作数。如果一条影响 Z、DC、C、OV或 N 位的指令以 STATUS 寄存器作为目标寄存器,则会禁止对这 5 位进行写操作。

这些位根据器件逻辑来置 1 或清零。因此,当执行一条把 STATUS 寄存器作为目标寄存器的指令后,运行结果可能会与预想的不同。例如,CLRF STATUS 会将 Z 位置 1,而保留其余位不变。然后读 STATUS 寄存器将得

到"000u uluu"。因此,建议仅使用 BCF、BSF、SWAPF、MOVFF和MOVWF指令来改变STATUS寄存器,因为这些指令不会影响STATUS寄存器中的Z、C、DC、OV或N位。

关于其他不会影响状态位的指令,请参见表 23-2 和表 23-3 中的指令集汇总。

注: 在减法运算中, C 和 DC 位分别作为借位位 和半借位位。

寄存器 5-2: STATUS 寄存器

U-0	U-0	U-0	R/W-x	R/W-x	R/W-x	R/W-x	R/W-x
_	_	_	N	OV	Z	DC ⁽¹⁾	C ⁽²⁾
bit 7							bit 0

图注:			
R = 可读位	W = 可写位	U = 未用位,读为 0	
-n = POR 值	1 = 置 1	0 = 清零	x = 未知

bit 7-5 **未用:** 读为 0

N: 负标志位

此位用于有符号的算术运算(2进制补码)。它可以表示结果是否为负(ALU MSB = 1)。

1 = 结果为负

0=结果为正

bit 3 **OV:** 溢出标志位

此位用于有符号的算术运算 (2 进制补码)。表明运算结果溢出了 7 位二进制数的范围,溢出导致符号位 (bit 7) 发生改变。

1=有符号算术运算中发生溢出 (本次运算)

0 = 未发生溢出

Z: 全零标志位

1 = 算术运算或逻辑运算的结果为零

0 = 算术运算或逻辑运算的结果不为零

bit 1 **DC:** 半进位 / 借位位 (1)

用于 ADDWF、 ADDLW、 SUBLW 和 SUBWF 指令:

1 = 结果的第4个低位发生了进位

0 = 结果的第4个低位未发生进位

bit 0 **C:** 进位 / 借位位 (2)

用于 ADDWF、 ADDLW、 SUBLW 和 SUBWF 指令:

1 = 结果中最高位发生了进位

0=结果中最高位未发生进位

- **注 1:** 对于借位,极性是相反的。减法是通过加上第二个操作数的 **2** 进制补码来执行的。对于移位(RRF 和 RLF)指令,此位来自源寄存器的 bit **4** 或 bit **3**。
 - **2:** 对于借位,极性是相反的。减法是通过加上第二个操作数的 **2** 进制补码来执行的。对于移位(RRF 和 RLF)指令,此位来自源寄存器的最高位或最低位。

5.4 数据寻址模式

注: 当使能 PIC18 扩展指令集时, PIC18 内核 指令集中某些指令的执行方式会发生改 变。更多信息,请参见第 5.6 节 "数据存储 器和扩展指令集"。

程序存储器只能用一种方式寻址 (通过程序计数器), 而数据存储器空间可用多种方式寻址。大部分指令的寻址模式都是固定的。其他指令可能使用最多三种模式, 根据它们所使用的操作数和是否使能了扩展指令集而定。

这些寻址模式为:

- 固有寻址
- 立即数寻址
- 直接寻址
- 间接寻址

当使能了扩展指令集时(XINST 配置位 = 1),还可使用其他寻址模式,即立即数变址寻址模式。第 5.6.1 节"使用立即数偏移量进行变址寻址"将更详细讨论它的操作。

5.4.1 固有和立即数寻址

很多 PIC18 控制指令根本不需要任何参数。执行这些指令要么对整个器件造成影响,要么仅针对某一个特定寄存器进行操作。此寻址模式就是固有寻址。例如指令SLEEP、RESET 和 DAW。

其他指令的工作方式与此类似,但需要操作码中有其他的参数。由于需要一些立即数作为参数,这种寻址模式被称为立即数寻址。例如 ADDLW 和 MOVLW,它们分别向 W 寄存器添加或从中移除立即数值。其他立即数寻址指令,例如 CALL 和 GOTO,它们包括 20 位的程序存储器地址。

5.4.2 直接寻址

直接寻址方式在操作码中指定操作的全部或部分源地址和/或目标地址。此选项由指令附带的参数指定。

在 PIC18 内核指令集中,针对位和针对字节的指令默认情况下使用直接寻址模式。所有这些指令都包含某个 8 位的直接地址作为它们的最低有效字节。此地址指定数据 RAM 的某个存储区中寄存器的地址(第 5.3.3 节"通用寄存器文件")或快速操作存储区(第 5.3.2 节 "快速操作存储区")中作为指令数据源的单元地址。

快速操作 RAM 位 "a"决定地址的解析方式。当 "a"为 1 时,BSR(第 5.3.1 节 "存储区选择寄存器")的内容将和指令中的直接地址一起用于确定寄存器的完整 12 位地址。当 "a"为 0 时,此直接地址将被解析为快速操作存储区中的一个寄存器。使用快速操作 RAM 的寻址模式有时也被称为直接强制寻址模式。

有几条指令,例如 MOVFF,在操作码中包含完整的 12 位地址(源地址或目标地址)。在这些情况下,BSR 被完全忽略。

操作目标地址由目标位 "d"确定。当 "d"为 1 时,结果被存回源寄存器并覆盖原来的内容。当 "d"为 0 时,结果被存储在 W 寄存器中。没有 "d"参数的指令的目标地址是隐含的,它们是正在操作的目标寄存器或 W 寄存器。

5.4.3 间接寻址

间接寻址模式允许用户访问数据存储器中的单元而无需在指令中给出一个固定的地址。这种寻址方式是通过使用文件选择寄存器(File Select Register,FSR)作为指向被读写单元的指针实现的。由于FSR本身作为特殊功能寄存器位于 RAM 中,因此也可在程序中直接控制它们。这使得FSR对于在数据存储器中实现诸如表和数组等数据结构时非常有用。

也可以使用间接文件操作数(Indirect File Operand, INDF)进行间接寻址。这种操作允许自动递增、递减或偏移指针,从而自动控制指针的值。它通过使用循环提高代码执行效率,如例 5-5 所示的清零整个 RAM 存储区的操作。它还允许用户在数据存储器中执行变址寻址和其他针对程序存储器堆栈指针的操作。

例 5-5: 使用间接寻址清零 RAM (BANK 1)

		, —		•
	LFSR	FSR0, 100h	;	
NEXT	CLRF	POSTINC0	;	Clear INDF
			;	register then
			;	inc pointer
	BTFSS	FSROH, 1	;	All done with
			;	Bank1?
	BRA	NEXT	;	NO, clear next
CONTINU	JE		;	YES, continue
ı				

5.4.3.1 FSR 寄存器和 INDF 操作数


间接寻址的核心是三组寄存器: FSR0、FSR1和FSR2。每组寄存器都含有一对8位寄存器: FSRnH和FSRnL。FSRnH寄存器的高4位未使用,因此每对FSR只保存一个12位值,从而可以线性寻址数据存储器的整个空间。因此,FSR寄存器对被用作数据存储器的地址指针。

间接寻址是通过一组间接文件操作数 (INDF0 到 INDF2) 完成的。这些操作数可被看作"虚拟"寄存器:它们被映射到 SFR 空间而不是通过物理方式实现的。对特定的

INDF 寄存器执行读或写操作实际上访问的是与之对应的一对FSR 寄存器。例如,读INDF1就是读FSR1H:FSR1L指向单元中的数据。使用 INDF 寄存器作为操作数的指令实际上使用的是相应的 FSR 的内容,该内容为指向目标地址的指针。INDF 操作数只是使用该指针的一种简便方法。

由于间接寻址使用完整的 12 位地址,因此没有必要进行数据 RAM 分区。所以 BSR 的当前内容和快速操作 RAM 位对于确定目标地址没有影响。

图 5-9: 间接寻址



5.4.3.2 FSR 寄存器和 POSTINC、 POSTDEC、PREINC 以及 PLUSW

除了 INDF 操作数之外,每对 FSR 寄存器还有 4 个额外的间接操作数。和 INDF 一样,它们也都是不能直接读写的"虚拟"寄存器。访问这些寄存器实际上访问的是与之相关的一对 FSR 寄存器,并对其所存储的数值进行特定的操作。这些寄存器是:

- POSTDEC:访问 FSR 的值,然后将它自动减1
- POSTINC:访问 FSR 的值,然后将它自动加 1
- PREINC:将 FSR 的值加 1,然后在操作中使用该值
- PLUSW:将 W 寄存器中有符号的值 (-127 到 128)与 FSR 寄存器中的值相加,并在操作中使用得到的新值

在本文中使用 FSR 寄存器中的值(不会更改此值)访问 INDF 寄存器。同样,访问 PLUSW 寄存器是将 W 寄存器中的值作为 FSR 的偏移量。该操作不会改变这两个寄存器中的值,而访问其他虚拟寄存器均会更改 FSR 寄存器的值。

使用 POSTDEC、 POSTINC 和 PREINC 对 FSR 进行操作会影响整对寄存器:即, FSRnL 寄存器从 FFh 到 00h 溢出并向 FSRnH 寄存器进位。但这些操作的结果不会更改状态寄存器中的标志位(如 Z、N 和 OV等)。

PLUSW 寄存器可用于在数据存储器空间实现变址寻址。通过控制W寄存器中的值,用户可以访问相对当前指针地址有固定偏移量的地址单元。在某些应用中,该功能可被用于在数据存储器内部实现某些强大的程序控制结构,如软件堆栈。

5.4.3.3 通过 FSR 对其他 FSR 进行操作

在某些特殊情况下,间接寻址操作以其他FSR或虚拟寄存器作为目标。例如,使用FSR指向一个虚拟寄存器会导致操作不成功。假设如下特殊情况:FSR0H:FSR0L保存的是INDF1的地址FE7h。尝试使用INDF0作为操作数读取INDF1的值,将返回00h。尝试使用INDF0作为操作数写入INDF1,将会导致执行一条NOP指令。

另一方面,使用虚拟寄存器对一对FSR寄存器进行写操作可能会产生与预期不同的结果。在这些情况下,会将值写入一对FSR寄存器,但FSR不会有递增或递减。因此,写入INDF2或POSTDEC2时会把同样的值写入FSR2H:FSR2L。

由于 FSR 是映射到 SFR 空间中的物理寄存器,所以可以通过直接寻址来控制它们。用户在使用这些寄存器时应该特别小心,尤其是在代码使用间接寻址的方式时。

同样,通常允许通过间接寻址对所有其他 SFR 进行操作。用户在进行此类操作时应该特别小心,以免不小心更改设置从而影响器件操作。

5.5 程序存储器和扩展指令集

程序存储器的操作不受扩展指令集的影响。

使能扩展指令集将 5 条额外的双字命令添加到现有的 PIC18 指令集中: 即 ADDFSR、CALLW、MOVSF、MOVSS 和 SUBFSR。这些指令如**第 5.2.4 节 "双字指令"**中所述执行。

5.6 数据存储器和扩展指令集

使能 PIC18 扩展指令集(XINST 配置位 = 1)显著改变了数据存储器及其寻址的某些方面。特别是许多 PIC18 内核指令使用快速操作存储区的方式有所不同。这是由于扩展指令集引入了对数据存储器空间的新的寻址模式。该模式还会更改使用 FSR2 及其相关操作数进行间接寻址的方式。

同样需要了解哪些部分保持不变。数据存储器空间的大小及其线性寻址方式都不会改变。 SFR 映射也保持不变。PIC18 内核指令也仍然以直接和间接寻址模式进行操作; 固有和立即数指令操作照旧。 FSR0 和 FSR1 的间接寻址方式也保持不变。

5.6.1 使用立即数偏移量进行变址寻址

使能 PIC18 扩展指令集将更改使用 FSR2 寄存器对及其相关文件操作数进行间接寻址的方式。在适当的条件下,使用快速操作存储区的指令(即绝大多数针对位和针对字节的指令)可以利用指令中的偏移量来执行变址寻址。这种特定的寻址模式被称为使用立即数偏移量的变址寻址或立即数变址寻址模式。

使用扩展指令集时,这种寻址模式有如下要求:

- 强制使用快速操作存储区 (a = 0); 且
- 文件地址参数要小于或等于 5Fh。

在这些条件下,指令的文件地址不会被解析为地址的低字节(在直接寻址中和 BSR 一起使用),或快速操作存储区中的 8 位地址,而是被解析为由 FSR2 指定的地址指针的偏移量。将该偏移量与 FSR2 的内容相加以获取操作的目标地址。

5.6.2 受立即数变址寻址模式影响的指令

任何采用直接寻址模式的PIC18内核指令均会受到立即数变址寻址模式的潜在影响,包括所有针对字节和针对位的指令,或标准 PIC18 指令集中几乎一半的指令。只有使用固有或立即数寻址模式的指令不受影响。

此外,如果针对字节和针对位的指令使用快速操作存储区(快速操作 RAM 位为 1)或包含 60h 以上的文件地址,它们也不受影响。符合这些条件的指令会像以前一样执行。图 5-10 显示了当使能扩展指令集时,各种寻址模式之间的对比。

那些想要在立即数变址寻址模式中使用针对位或针对字节的指令的用户,应该注意此模式下汇编语法的改变。 在**第 23.2.1 节 "扩展指令的语法"**中对此进行了更详细的说明。

图 5-10: 针对位和针对字节的指令的寻址方式对比 (使能了扩展指令集)

示例指令: ADDWF, f, d, a (操作码: 0010 01da ffff ffff)

当 a = 0 且 f ≥ 60h 时:

此指令以直接强制模式执行。 "f"被解析为快速操作RAM中 060h 到 FFFh 之间的单元地 址,该地址也是数据存储器的 F60h 到 FFFh (Bank 15)。

不可用此模式寻址地址低于 060h 的单元。

当 a = 0 且 f ≤ 5Fh 时:


此指令以立即数变址寻址模式 执行。"f"被解析为FSR2中地 址值的偏移量。将这两个值相 加可以得到指令的目标寄存器 的地址。此地址可以在数据存 储器空间的任何地方。


注意在此模式中,正确的语法如下:


ADDWF [k], d 其中"k"就是"f"。

当a=1(f可为任何值)时:

指令以直接寻址模式(也称为直接长地址寻址模式)执行。 "f"被解析为数据存储器空间的16个存储区中的一个单元地址。存储区由存储区选择寄存器(BSR)指定。此地址可以在数据存储器空间的任何地方。







5.6.3 在立即数变址模式中映射快速操作存储区

使用立即数变址寻址模式能有效改变快速操作 RAM 低地址单元(00h 到 5Fh)的映射方式。此模式映射 Bank 0的内容和由用户定义的、可位于数据存储器空间中任何地方的"窗口"内容,而不仅仅映射 Bank 0底部的内容。FSR2的值定义映射到窗口的地址的下边界,而上边界则由 FSR2 加 95(5Fh)决定。地址为 5Fh 以上的快速操作 RAM 的映射方法如前所述(见第 5.3.2 节"快速操作存储区")。图 5-11 显示了在此寻址模式下重新映射的快速操作存储区示例。

快速操作存储区的重新映射 仅适用于立即数变址寻址模式。使用 BSR(快速操作 RAM 位为 1)的操作和以前一样继续使用直接寻址模式。任何明确使用间接文件操作数(包括 FSR2)的间接或变址操作都将像标准间接寻址一样操作。任何使用快速操作存储区的指令(包括大于 05Fh 的寄存器地址)都将使用直接寻址和常规的快速操作存储区映射。

5.6.4 立即数变址模式中的 BSR


尽管使能扩展指令集时会重新映射快速操作存储区,但 BSR 的操作不变。使用 BSR 选择数据存储区的直接寻 址操作方式和以前描述的相同。

图 5-11: 使用立即数变址寻址模式重新映射快速操作存储区

示例:ADDWF f, d, a FSR2H:FSR2L = 120h 从 FSR2 指针 (120h) 到 FSR2指针加05Fh(17Fh) 区域内的存储单元被映射 到快速操作 RAM 的底部 (000h-05Fh)。 从 F60h 到 FFFh 的特殊功 能寄存器被映射到 60h 到

能寄存器被映射到 60h 到FFh,和常规寻址一样。

Bank 0 中低于 5Fh 的地址 在该模式下不可用。它们 仍可通过 BSR 寻址。



超前信息

注:

6.0 闪存程序存储器

正常工作状态下,闪存程序存储器在整个 VDD 范围内都是可读写可擦除的。

读程序存储器时,每次读取一个字节。写程序存储器时,每次写入一个 64 字节的块。擦除程序存储器时,每次擦除一个 1024 字节的块。用户代码不能执行批量擦除操作。

在擦写程序存储器时,系统会停止取指令直到操作完成。擦写期间不能访问该程序存储器,因此也就无法执行代码。由内部编程定时器来终止程序存储器的擦写操作。

写入程序存储器的值不一定非要是有效指令。执行存储 无效指令的程序存储器单元会导致执行 NOP。

6.1 表读与表写

为了读写程序存储器,有两个操作指令可供处理器在程序存储器空间和数据 RAM 之间移动字节:

- 表读 (TBLRD)
- 表写 (TBLWT)

程序存储器空间为 16 位宽,而数据 RAM 空间为 8 位宽。表读和表写操作通过一个 8 位寄存器(TABLAT)在这两个存储器空间之间传送数据。

表读操作从程序存储器获取数据并将其放入数据 RAM 空间。图 6-1 显示了程序存储器和数据 RAM 之间的一次表读操作。

表写操作将数据存储器空间中的数据存入程序存储器的保持寄存器。第6.5 节 "写闪存程序存储器"详细介绍了将保持寄存器内容写入程序存储器的过程。图6-2 显示了程序存储器和数据RAM之间的一次表写操作。

表操作以字节为单位。包含数据而非程序指令的表块不需要按字对齐。因此,表块可以在任何字节地址开始和结束。如果使用表写操作向程序存储器写入可执行代码,程序指令必须按字对齐。





图 6-2: 表写操作



控制寄存器 6.2

TBLRD 和 TBLWT 指令要用到几个控制寄存器。包括:

- EECON1 寄存器
- EECON2 寄存器
- TABLAT 寄存器
- TBLPTR 寄存器

6.2.1 EECON1 和 EECON2 寄存器

EECON1 寄存器 (寄存器 6-1) 是存储器访问的控制寄 存器。EECON2 寄存器不是实际存在的寄存器,专用于 存储器的擦写操作。读 EECON2 将得到全 0。

当 FREE 位置 1 时,允许对程序存储器进行擦除操作, 擦除操作由下一条 WR 命令启动。当 FREE 清零时,则 仅使能写操作。

当 WREN 位置 1 时,允许进行写操作。上电时,WREN 位被清零。WRERR 位在 WR 位置 1 时由硬件置 1,在 内部编程定时器超时、写操作结束时被清零。

注: 在正常操作期间, WRERR 读为 1。这表明 写操作被复位提早终止或进行了不合法的 写操作。

WR 控制位用于启动写操作。用软件只能将该位置 1 而 无法清零。在写操作完成后,由硬件将其清零。

寄存器 6-1: EECON1: EEPROM 控制寄存器 1

U-0	U-0	U-0	R/W-0	R/W-x	R/W-0	R/S-0	U-0
_	_	_	FREE	WRERR	WREN	WR	_
bit 7							bit 0

 图注:
 U = 未用位,读为 0

 R = 可读位
 W = 可写位
 S = 仅置 1 位 (无法用软件清零)

 -n = POR 值
 1 = 置 1
 0 = 清零
 x = 未知

bit 7-5 **未用:** 读为 0

bit 4 FREE: 闪存行擦除使能位

1 = 在下一条 WR 命令时擦除 TBLPTR 指定的程序存储器行 (擦除操作完成后清零)

0 = 仅执行写操作

bit 3 WRERR: 闪存程序存储器错误标志位

1 = 写操作提早终止 (由于正常操作中自定时编程期间的任何复位,或不合法的写操作)

0 = 写操作完成

bit 2 WREN: 闪存程序存储器写使能位

1 = 允许对闪存程序存储器的写周期

0 = 禁止对闪存程序存储器的写周期

bit 1 WR: 写控制位

1 = 启动程序存储器的擦写周期

(操作是自定时的,一旦写操作完成,该位即由硬件清零。用软件只能将WR位置1,但不能清零。)

0 = 写周期完成

bit 0 未用: 读为 0

6.2.2 表锁存寄存器 (TABLAT)

表锁存器(TABLAT)是映射到 SFR 空间的一个 8 位寄存器。表锁存器用于在程序存储器和数据 RAM 之间传输数据时保存 8 位数据。

6.2.3 表指针寄存器 (TBLPTR)

表指针(TBLPTR)寄存器在程序存储器中以字节为单位进行寻址。 TBLPTR 由 3 个 SFR 寄存器组成:表指针最高字节、表指针高字节和表指针低字节(TBLPTRU:TBLPTRH:TBLPTRL)。这 3 个寄存器合起来组成一个22位宽的指针。其中低21位允许器件寻址高达2MB程序存储器空间。第22位则允许访问器件ID、用户ID和配置位。

TBLRD和TBLWT指令要使用表指针寄存器TBLPTR。这些指令可以基于表操作以4种方法更新TBLPTR。表 6-1 列出了这些操作。这些操作只会影响 TBLPTR 的低 21 位。

6.2.4 表指针范围

TBLPTR 用于读、写和擦除闪存程序存储器。

当执行 TBLRD 时,TBLPTR 的所有 22 位决定将程序存储器的哪个字节读入 TABLAT。


当执行TBLWT时,表指针寄存器的低7位(TBLPTR<6:0>)决定要写入程序存储器的哪个保持寄存器(共有64个)。当程序存储器的定时写入(通过 WR 位)开始时,TBLPTR的高12位(TBLPTR<21:10>)将决定要写入哪个程序存储器块(每块1024字节)。更多详细信息,请参见第6.5节"写闪存程序存储器"。


当执行擦除程序存储器时,表指针寄存器的高 12 位指向将要擦除的 1024 字节块。低有效位被忽略。

图 6-3 说明了基于闪存程序存储器操作的 TBLPTR 相关范围。

表 6-1: 执行 TBLRD 和 TBLWT 指令的表指针操作

<u> </u>	
示例	表指针操作
TBLRD* TBLWT*	不修改 TBLPTR
TBLRD*+ TBLWT*+	TBLPTR 在读 / 写后递增
TBLRD*- TBLWT*-	TBLPTR 在读 / 写后递减
TBLRD+* TBLWT+*	TBLPTR 在读 / 写前递增






6.3 读闪存程序存储器

TBLRD 指令用于从程序存储器获取数据并放入数据 RAM。表读操作每次从程序存储器读取一个字节。

TBLPTR 指向程序存储器空间的某个字节地址。执行TBLRD 指令将把指向的字节装入 TABLAT。此外,还可以自动修改 TBLPTR 以进行下一次表读操作。

内部程序存储器通常以字为单位进行组织。由地址的最低有效位来选择字的高字节或者低字节。图 6-4 显示了内部程序存储器和 TABLAT 之间的接口。



例 6-1:	读	闪存程序存储器的一个字	
	MOVLW	CODE_ADDR_UPPER	; Load TBLPTR with the base
	MOVWF	TBLPTRU	; address of the word
	MOVLW	CODE_ADDR_HIGH	
	MOVWF	TBLPTRH	
	MOVLW	CODE_ADDR_LOW	
	MOVWF	TBLPTRL	
READ_WORD			
	TBLRD*+		; read into TABLAT and increment
	MOVF	TABLAT, W	; get data
	MOVWF	WORD_EVEN	
	TBLRD*+		; read into TABLAT and increment
	MOVF	TABLAT, W	; get data
	MOVF	WORD_ODD	

6.4 擦除闪存程序存储器

最小擦除块大小为 512 个字或 1024 字节。只有通过使用外部编程器,或通过 ICSP 控制,才能够批量擦除更大的程序存储器块。闪存阵列不支持字擦除。

当单片机本身开始一个擦除过程时,会擦除一个 1024 字节的程序存储器块。高 12 位 TBLPTR<21:10> 指向要擦除的块: TBLPTR<9:0> 被忽略。

擦除操作由 EECON1 寄存器控制。WREN 位必须被置 1 以使能写操作。FREE 位被置 1 以选择擦除操作。为了安全起见,必须使用 EECON2 的写启动序列。

擦除内部闪存必须执行长写操作。在长写周期中,指令 停止执行。由内部编程定时器终止长写操作。

6.4.1 闪存程序存储器擦除序列

擦除内部程序存储器块的步骤如下:

- 1. 将要擦除的行地址装入表指针寄存器。
- 将 WREN 和 FREE 位 (EECON1<2,4>) 置 1 以 使能擦除操作。
- 3. 禁止中断。
- 4. 向 EECON2 写入 55h。
- 5. 向 EECON2 写入 0AAh。
- 6. 将 WR 位置 1。这将开始行擦除周期。
- 7. CPU 在 Tiw (见参数 D133A) 擦除期间将会停止工作。
- 8. 重新允许中断。

例 6-2:	擦除闪存程序存储器的一行
וען ס-ב:	像陈闪任住厅任陌岙的 一门

<u> </u>	4/4/1/4/1 4 1/	1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1	
	MOVLW MOVWF MOVLW MOVWF MOVLW	CODE_ADDR_UPPER TBLPTRU CODE_ADDR_HIGH TBLPTRH CODE_ADDR_LOW	; load TBLPTR with the base ; address of the memory block
ERASE_ROW	MOVWF BSF	TBLPTRL EECON1, WREN	; enable write to memory
	BSF BCF	EECON1, FREE INTCON, GIE	; enable Row Erase operation ; disable interrupts
必需的序列	MOVLW MOVWF MOVLW MOVWF BSF	55h EECON2 0AAh EECON2 EECON1, WR	<pre>; write 55h ; write 0AAh ; start erase (CPU stall)</pre>
	BSF	INTCON, GIE	; re-enable interrupts

6.5 写闪存程序存储器

最小编程块大小为 32 个字或 64 字节。不支持字或字节编程。


在内部使用表写命令将需要写入闪存存储器的内容装入保持寄存器中。表写操作使用 64 个保持寄存器进行编程。

由于表锁存器(TABLAT)只是单字节寄存器,所以每次编程操作,TBLWT 指令都必须执行 64 次。因为只写保持寄存器,所以所有的表写操作实际上都是短写。更新 64 个保持寄存器后,必须写 EECON1 寄存器,以便启动长写周期开始编程操作。

对内部闪存编程要求使用长写操作。在长写周期中,指 令停止执行。由内部编程定时器终止长写操作。 由片上定时器控制写入的时间。写入 / 擦除电压由片上的电荷泵产生,该电荷泵可以工作在器件的电压范围内。

- 注 1: 与早期的PIC®器件不同,PIC18F85J90系列器件在写操作发生后并不会复位保持寄存器。必须在编程操作之前清零或改写保持寄存器
 - 2: 为了保证程序存储器单元的耐擦写次数, 在两次擦除操作之间不应对某一闪存字节 编程多于一次。在第二次尝试改写目标行 的内容之前,需要对其执行行擦除或整个 存储器的擦除操作。

图 6-5: 对闪存程序存储器的表写操作



6.5.1 写入闪存程序存储器操作顺序

内部程序存储器单元的编程事件顺序应为:

- 1. 将 1024 字节读入 RAM。
- 2. 必要时更新 RAM 中的数据值。
- 3. 把要擦除的目标地址装入表指针寄存器。
- 4. 执行行擦除。
- 将要写入的第一个字节的地址装入表指针寄存器,表指针减 1。
- 6. 通过自动递增将64个字节写入保持寄存器。
- 7. 将 WREN 位(EECON1<2>)置 1 以使能字节 写操作。

- 8. 禁止中断。
- 9. 向 EECON2 写入 55h。
- 10. 向 EECON2 写入 0AAh。
- 11. 将 WR 位置 1。这将开始写周期。
- **12. CPU** 在 **T**IW (见参数 **D133A**) 写入期间将会停止工作。
- 13. 重新允许中断。
- 14. 重复步骤 6 到 13,直到将所有 1024 个字节都写入程序存储器中。
- 15. 验证存储器 (表读)。

例 6-3 给出了所需代码的示例。

注: 在将 WR 位置 1 前,表指针必须指向保持寄存器中的 64 个字节的地址范围内。

<u> १ 6-3:</u>	与内仔符	序存储器	
	MOVLW	CODE_ADDR_UPPER	; Load TBLPTR with the base address
	MOVWF	TBLPTRU	; of the memory block, minus 1
	MOVLW	CODE_ADDR_HIGH	
	MOVWF	TBLPTRH	
	MOVLW	CODE_ADDR_LOW	
	MOVWF	TBLPTRL	
ERASE_BLOCK			
_	BSF	EECON1, WREN	; enable write to memory
	BSF	EECON1, FREE	; enable Row Erase operation
	BCF	INTCON, GIE	; disable interrupts
	MOVLW	55h	r dibable intellapes
	MOVWF	EECON2	; write 55h
		0AAh	/ WIICE 33H
	MOVLW		0.77
	MOVWF	EECON2	; write OAAh
	BSF	EECON1, WR	; start erase (CPU stall)
	BSF	INTCON, GIE	; re-enable interrupts
	MOVLW	D'16'	
	MOVWF	WRITE_COUNTER	; Need to write 16 blocks of 64 to write
			; one erase block of 1024
RESTART_BUFFER			
	MOVLW	D'64'	
	MOVWF	COUNTER	
	MOVLW	BUFFER_ADDR_HIGH	; point to buffer
	MOVWF	FSR0H	
	MOVLW	BUFFER_ADDR_LOW	
	MOVWF	FSR0L	
FILL_BUFFER			
_			; read the new data from I2C, SPI,
			; PSP, USART, etc.
WRITE_BUFFER			
	MOVLW	D'64	; number of bytes in holding register
	MOVWF	COUNTER	r namber of bytes in notating register
WRITE_BYTE_TO_HR		COUNTER	
WKIIB_BIIB_IO_IIK	MOVFF	POSTINCO, WREG	; get low byte of buffer data
	MOVWF	TABLAT	; present data to table latch
			; write data, perform a short write
	TBLWT+*		
	556565	aa-n	; to internal TBLWT holding register.
		COUNTER	; loop until buffers are full
	BRA	WRITE_WORD_TO_HREGS	
PROGRAM_MEMORY			
	BSF	EECON1, WREN	; enable write to memory
	BCF	INTCON, GIE	; disable interrupts
	MOVLW	55h	
	MOVWF	EECON2	; write 55h
必需的序列	MOVLW	0AAh	
	MOVWF	EECON2	; write OAAh
	BSF	EECON1, WR	; start program (CPU stall)
	BSF	INTCON, GIE	; re-enable interrupts
	BCF	EECON1, WREN	; disable write to memory
		•	•
	DECFSZ	WRITE_COUNTER	; done with one write cycle
	BRA	RESTART_BUFFER	; if not done replacing the erase block

6.5.2 写校验

根据具体应用,将写入存储器的值与原始值校验比对是 一个很好的编程习惯。在应用中,如果某些位的写次数 接近额定极限值,就应该采用写校验。

6.5.3 意外终止写操作

如果由于意外事件(如掉电或意外复位)终止了写操作,应该对刚刚编程的存储器单元进行验证,如有必要,还要重新进行编程。当写操作在正常操作过程中因MCLR 复位或 WDT 超时复位而中断时,用户可以检查WRERR 位,并根据需要重写该单元。

6.6 代码保护期间闪存程序存储器的操作

关于闪存程序存储器代码保护的详细信息,请参见 第 22.6 节 "程序校验和代码保护"。

表 6-2: 与闪存程序存储器相关的寄存器

名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	复位值 所在页
TBLPTRU	_	_	bit 21	程序存储器	51				
TBPLTRH	程序存储器表指针高字节(TBLPTR<15:8>)							51	
TBLPTRL	程序存储器表指针低字节(TBLPTR<7:0>)							51	
TABLAT	程序存储器	表锁存器							51
INTCON	GIE/GIEH	PEIE/GIEL	TMR0IE	INT0IE	RBIE	TMR0IF	INT0IF	RBIF	51
EECON2	EEPROM 控制寄存器 2 (不是实际存在的寄存器)							53	
EECON1	_	_	_	FREE	WRERR	WREN	WR	-	53

图注: — = 未用, 读为 0。程序存储器访问期间不使用阴影单元。

注:

7.0 8 x 8 硬件乘法器

7.1 简介

所有 PIC18 器件均包含一个 8 x 8 硬件乘法器 (是 ALU 的一部分)。该乘法器可执行无符号运算并产生一个 16 位 运 算 结 果,该 结 果 存 储 在 一 对 乘 积 寄 存 器 PRODH:PRODL 中。该乘法器执行的运算不会影响 STATUS 寄存器中的任何标志。

通过硬件执行乘法运算只需要一个指令周期。硬件乘法器具有更高的计算吞吐量并减少了乘法算法的代码长度,从而可在许多先前仅能使用数字信号处理器的应用中使用 PIC18 器件。表 7-1 给出了硬件和软件乘法运算的比较,包括所需存储器空间和执行时间。

7.2 工作原理

例 7-1 给出了一个 8 x 8 无符号乘法运算的指令序列。当已在 WREG 寄存器中装入了一个乘数时,实现该运算仅需一条指令。

例 7-2 给出了一个 8 x 8 有符号乘法运算的指令序列。要弄清乘数的符号位,必须检查每个乘数的最高有效位 (MSb),并做相应的减法。

例 7-1: 8 x 8 无符号乘法程序

MOVF ARG1, W ;
MULWF ARG2 ; ARG1 * ARG2 ->
; PRODH:PRODL

例 7-2: 8 x 8 有符号乘法程序

MOVF	ARG1, W	
MULWF	ARG2	; ARG1 * ARG2 ->
		; PRODH:PRODL
BTFSC	ARG2, SB	; Test Sign Bit
SUBWF	PRODH, F	; PRODH = PRODH
		; - ARG1
MOVF	ARG2, W	
BTFSC	ARG1, SB	; Test Sign Bit
SUBWF	PRODH, F	; PRODH = PRODH
		; - ARG2
1		

表 7-1: 各种乘法运算的性能比较

400		程序	周期数	时间			
程序	乘法实现方法	存储器 (字)	(最多)	40 MHz 时	10 MHz 时	4 MHz 时	
	无硬件乘法	13	69	6.9 μs	27.6 μs	69 μs	
8 x 8 无符号	硬件乘法	1	1	100 ns	400 ns	1 μs	
00	无硬件乘法	33	91	9.1 μs	36.4 μs	91 μs	
8 x 8 有符号	硬件乘法	6	6	600 ns	2.4 μs	6 μs	
40 40 工炊口	无硬件乘法	21	242	24.2 μs	96.8 μs	242 μs	
16 x 16 无符号	硬件乘法	28	28	2.8 μs	11.2 μs	28 μs	
40 40	无硬件乘法	52	254	25.4 μs	102.6 μs	254 μs	
16 x 16 有符号	硬件乘法	35	40	4.0 μs	16.0 μs	40 μs	

例 7-3 给出了一个 16 x 16 无符号乘法运算的指令序列。 公式 7-1 为所使用的算法。32 位结果存储在 4 个寄存器 (RES3:RES0) 中。

公式 7-1: 16 x 16 无符号乘法算法

```
RES3:RES0
                       ARG1H:ARG1L • ARG2H:ARG2L
                       (ARG1H \bullet ARG2H \bullet 2^{16}) +
                       (ARG1H \bullet ARG2L \bullet 2^8) +
                       (ARG1L \bullet ARG2H \bullet 2^8) +
                       (ARG1L • ARG2L)
```

例 7-3: 16 x 16 无符号乘法程序 MOVF ARG1L, W MULWF ; ARG1L * ARG2L-> ARG2L ; PRODH:PRODL MOVFF PRODH, RES1 MOVFF PRODL, RESO MOVF ARG1H. W MULWF ARG2H ; ARG1H * ARG2H-> ; PRODH:PRODL MOVFF PRODH, RES3 PRODL, RES2 MOVFF MOVF ARG1L, W ARG2H ; ARG1L * ARG2H-> MULWF ; PRODH: PRODL MOVE PRODL, W ADDWF RES1, F ; Add cross ; products MOVF PRODH, W ADDWFC RES2, F CLRF WREG ADDWFC RES3, F MOVF ARG1H, W MULWF ARG2L ; ARG1H * ARG2L-> ; PRODH:PRODL MOVF PRODL, W ADDWF RES1, F ; Add cross MOVF PRODH, W ; products ADDWFC RES2, F CLRF WREG ADDWFC RES3, F ;

例 7-4 给出了 16 x 16 有符号乘法运算的指令序列。 公式 7-2 为所使用的算法。 32 位结果存储在 4 个寄 存器 (RES3:RES0) 中。要弄清乘数的符号位,必 须检查每个乘数的最高有效位 (MSb),并做相应的 减法。

公式 7-2: 16 x 16 有符号乘法算法

```
RES3:RES0=ARG1H:ARG1L • ARG2H:ARG2L
            = (ARG1H \bullet ARG2H \bullet 2^{16}) +
                (ARG1H \bullet ARG2L \bullet 2^8) +
                (ARG1L \bullet ARG2H \bullet 2^8) +
                (ARG1L • ARG2L) +
                (-1 \bullet ARG2H < 7 > \bullet ARG1H:ARG1L \bullet 2^{16}) +
                (-1 \bullet ARG1H < 7 > \bullet ARG2H:ARG2L \bullet 2^{16})
```

例 7-4: 16 x 16 有符号乘法程序

```
MOVF
           ARG1L, W
                       ; ARG1L * ARG2L ->
   MULWF
          ARG2L
                       ; PRODH:PRODL
   MOVFF
          PRODH, RES1 ;
   MOVFF
          PRODL, RESO ;
;
   MOVF
          ARG1H, W
          ARG2H
                       ; ARG1H * ARG2H ->
   MULWF
                       ; PRODH:PRODL
          PRODH, RES3 ;
   MOVFF
          PRODL, RES2 ;
   MOVFF
   MOVF
          ARG1L, W
                       ; ARG1L * ARG2H ->
   MULWF
          ARG2H
                       ; PRODH:PRODL
   MOVF
          PRODL, W
          RES1, F
   ADDWF
                       ; Add cross
   MOVF
          PRODH, W
                       ; products
   ADDWFC RES2, F
   CLRF
          WREG
   ADDWFC RES3, F
   MOVF
          ARG1H, W
          ARG2L
                      ; ARG1H * ARG2L ->
   MIII.WF
                       ; PRODH:PRODL
   MOVF
          PRODL, W
   ADDWF
          RES1, F
                       ; Add cross
          PRODH, W
   MOVF
                       ; products
   ADDWFC RES2, F
   CLRF
          WREG
   ADDWFC RES3, F
   BTFSS ARG2H, 7
                      ; ARG2H:ARG2L neg?
          SIGN_ARG1 ; no, check ARG1
   BRA
   MOVF
          ARG1L, W
   SUBWF
          RES2
   MOVF
          ARG1H, W
   SUBWFB RES3
SIGN_ARG1
         ARG1H, 7
                      ; ARG1H:ARG1L neg?
   BTFSS
   BRA
          CONT_CODE ; no, done
   MOVF
          ARG2L, W
                      ;
          RES2
   SUBWF
                       ;
          ARG2H, W
   MOVF
   SUBWFB RES3
CONT_CODE
```

8.0 中断

PIC18F85J90 系列器件具有多个中断源及一个中断优先级功能,该功能可以给大多数中断源分配高优先级或者低优先级。高优先级中断向量位于 0008h,低优先级中断向量位于 0018h。高优先级中断事件可以中断正在处理的低优先级中断。

有 13 个寄存器用于控制中断操作。这些寄存器是:

- RCON
- INTCON
- INTCON2
- INTCON3
- PIR1、PIR2和PIR3
- PIE1、PIE2 和 PIE3
- IPR1、IPR2 和 IPR3

建议使用 MPLAB® IDE 提供的 Microchip 头文件命名这些寄存器中的位。这使得汇编器 / 编译器能够自动识别指定寄存器内的这些位。

通常,中断源有3个位用于控制其操作。这些位的功能分别是:

- 标志位表明发生了中断事件
- **允许位**允许程序跳转到中断向量地址处执行 (当标志位置 1 时)
- 优先级位用于选择高优先级还是低优先级

通过将 IPEN 位(RCON<7>)置 1,可使能中断优先级功能。当使能中断优先级时,有 2 个全局中断允许位。将 GIEH 位(INTCON<7>)置 1,可允许所有优先级位已置 1(高优先级)的中断。将 GIEL 位(INTCON<6>)置 1,可允许所有优先级位已清零(低优先级)的中断。当中断标志位、允许位及相应的全局中断允许位均被置 1 时,中断将根据设置的中断优先级立即跳转到地址0008h或 0018h。也可以通过设置相应的允许位来禁止单个中断。

当 IPEN 位清零(默认状态)时,便会禁止中断优先级功能,此时中断是与PIC®中档系列器件兼容的。在兼容模式下,各个中断源的中断优先级位不起作用。INTCON<6>是 PEIE 位,用于允许/禁止所有的外设中断源。INTCON<7>是 GIE 位,用于允许/禁止所有中断源。在兼容模式下,所有中断均跳转到 0008h。


当响应中断时,全局中断允许位被清零以禁止其他中断。清零后的 IPEN 位就是 GIE 位。如果使用了中断优先级,这个位就是 GIEH 位或者 GIEL 位。高优先级中断源会中断低优先级中断。在处理高优先级中断时,低优先级中断将不被响应。

返回地址被压入堆栈,中断向量地址(0008h或0018h)被装入 PC。只要在中断服务程序中,就可以通过查询中断标志位来确定中断源。在重新允许中断前,必须用软件将中断标志位清零,以避免重复响应中断。

执行"从中断返回"指令 RETFIE 将退出中断程序,同时将 GIE 位(若使用中断优先级则为 GIEH 或 GIEL 位)置 1,从而重新允许中断。

对于外部中断事件,例如 INT 引脚中断或者 PORTB 输入电平变化中断,中断响应延时将会是 3 到 4 个指令周期。对于单周期或双周期指令,中断响应延时完全相同。各中断标志位的置 1 不受对应的中断允许位和 GIE 位状态的影响。

注: 当允许**任何**中断时,不要使用 MOVFF 指令 修改中断控制寄存器。否则可能导致单片 机操作出错。



8.1 INTCON 寄存器

INTCON 寄存器是可读写的寄存器,包含多个允许位、优先级位和标志位。

注: 当中断条件产生时,不管相应的中断允许 位或全局中断允许位的状态如何,中断标 志位都将置 1。用户软件应在允许一个中断 前,先将相应的中断标志位清零。中断标志 位可由软件查询。

寄存器 8-1: INTCON: 中断控制寄存器

R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-x
GIE/GIEH	PEIE/GIEL	TMR0IE	INT0IE	RBIE	TMR0IF	INT0IF	RBIF ⁽¹⁾
bit 7							bit 0

图注:				
R = 可读位	W = 可写位	U = 未用位,读为 0		
-n = POR 值	1 = 置 1	0 = 清零	x = 未知	
bit 7	GIE/GIEH: 全局中断允许位			
	<u>当 IPEN = 0 时:</u>			
	1 = 允许所有未被屏蔽的中断			

0 = 禁止所有中断 **PEIE/GIEL:** 外设中断允许位

1 = 允许所有高优先级中断

当 IPEN = 0 时:

bit 6

0 = 禁止所有中断 当 IPEN = 1 时:

1=允许所有未被屏蔽的外设中断

0 = 禁止所有外设中断

当 IPEN = 1 时:

1 = 允许所有低优先级的外设中断 0 = 禁止所有低优先级的外设中断

bit 5 TMR0IE: TMR0 溢出中断允许位

1 = 允许 TMR0 溢出中断

0 = 禁止 TMR0 溢出中断

bit 4 INT0IE: INT0 外部中断允许位

1 = 允许 INTO 外部中断

0 = 禁止 INTO 外部中断

bit 3 RBIE: RB 端口电平变化中断允许位

1 = 允许 RB 端口电平变化中断

0 = 禁止 RB 端口电平变化中断

bit 2 TMR0IF: TMR0 溢出中断标志位

1 = TMR0 寄存器已溢出 (必须用软件清零)

0 = TMR0 寄存器未溢出

bit 1 INTOIF: INTO 外部中断标志位

1 = 发生了 INTO 外部中断 (必须用软件清零)

0 = 未发生 INTO 外部中断

bit 0 RBIF: RB 端口电平变化中断标志位 (1)

1 = RB7:RB4 引脚中至少有一个引脚的电平状态发生了改变 (必须用软件清零)

0 = RB7:RB4 引脚电平状态没有改变

注 1: 电平的不匹配会不断地将该位置 1。读取 PORTB 可以结束不匹配情况,并将该位清零。

寄存器 8-2: INTCON2: 中断控制寄存器 2

R/W-1	R/W-1	R/W-1	R/W-1	R/W-1	R/W-1	R/W-1	R/W-1
RBPU	INTEDG0	INTEDG1	INTEDG2	INTEDG3	TMR0IP	INT3IP	RBIP
bit 7							bit 0

 图注:
 R = 可读位
 W = 可写位
 U = 未用位, 读为 0

 -n = POR 值
 1 = 置 1
 0 = 清零
 x = 未知

bit 7 RBPU: PORTB 上拉使能位

1 = 禁止所有 PORTB 上拉

0 = 根据各端口锁存值使能 PORTB 上拉

bit 6 INTEDGO:外部中断 0 边沿选择位

1 = 上升沿触发中断

0 = 下降沿触发中断

bit 5 INTEDG1:外部中断 1 边沿选择位

1 = 上升沿触发中断 0 = 下降沿触发中断

bit 4 INTEDG2:外部中断 2 边沿选择位

1 = 上升沿触发中断

0 = 下降沿触发中断

bit 3 INTEDG3:外部中断 3 边沿选择位

1 = 上升沿触发中断 0 = 下降沿触发中断

bit 2 TMR0IP: TMR0 溢出中断优先级位

1 = 高优先级 0 = 低优先级

bit 1 INT3IP: INT3 外部中断优先级位

1 = 高优先级

0 = 低优先级

bit 0 RBIP: RB 端口电平变化中断优先级位

1 = 高优先级 0 = 低优先级

注: 当中断条件产生时,不管相应的中断允许位或全局中断允许位的状态如何,中断标志位都将置 1。用户软件应在允许一个中断前,先将相应的中断标志位清零。中断标志位可由软件查询。

寄存器 8-3: INTCON3: 中断控制寄存器 3

R/W-1	R/W-1	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
INT2IP	INT1IP	INT3IE	INT2IE	INT1IE	INT3IF	INT2IF	INT1IF
bit 7							bit 0

图注:			
R = 可读位	W = 可写位	U = 未用位,读为 0	
-n = POR 值	1 = 置 1	0 = 清零	x = 未知

bit 7 INT2IP: INT2 外部中断优先级位 1 = 高优先级 0 = 低优先级 INT1IP: INT1 外部中断优先级位 bit 6 1 = 高优先级 0 = 低优先级 bit 5 INT3IE: INT3 外部中断允许位 1 = 允许 INT3 外部中断 0 = 禁止 INT3 外部中断 bit 4 INT2IE: INT2 外部中断允许位 1 = 允许 INT2 外部中断 0 = 禁止 INT2 外部中断 bit 3 INT1IE: INT1 外部中断允许位 1 = 允许 INT1 外部中断 0 = 禁止 INT1 外部中断 bit 2 INT3IF: INT3 外部中断标志位 1 = 发生了 INT3 外部中断 (必须用软件清零) 0 = 未发生 INT3 外部中断 bit 1 INT2IF: INT2 外部中断标志位 1 = 发生了 INT2 外部中断 (必须用软件清零) 0 = 未发生 INT2 外部中断 bit 0 INT1IF: INT1 外部中断标志位 1 = 发生了 INT1 外部中断 (必须用软件清零) 0 = 未发生 INT1 外部中断

注: 当中断条件产生时,不管相应的中断允许位或全局中断允许位的状态如何,中断标志位都将置 1。用户软件应在允许一个中断前,先将相应的中断标志位清零。中断标志位可由软件查询。

8.2 PIR 寄存器

PIR 寄存器包含各外设中断的标志位。根据外设中断源的数量,有三个外设中断请求(标志)寄存器(PIR1、PIR2 和 PIR3)。

- 注 1: 当中断条件产生时,不管相应的中断允许 位或全局中断允许位 GIE (INTCON<7>) 的状态如何,中断标志位都将置 1。
 - **2:** 用户软件应在允许一个中断前和处理完一次中断后,将相应的中断标志位清零。

寄存器 8-4: PIR1: 外设中断请求 (标志)寄存器 1

U-0	R/W-0	R-0	R-0	R/W-0	U-0	R/W-0	R/W-0
_	ADIF	RC1IF	TX1IF	SSPIF	_	TMR2IF	TMR1IF
bit 7							bit 0

图注:			
R = 可读位	W = 可写位	U = 未用位,读为 0	
-n = POR 值	1 = 置 1	0 = 清零	x = 未知

未用: 读为 0

bit 6 ADIF: A/D 转换器中断标志位

1 = 一次 A/D 转换已完成 (必须用软件清零)

0 = A/D 转换未完成

bit 5 RC1IF: EUSART 接收中断标志位

1 = EUSART 接收缓冲器 RCREG1 已满 (读取 RCREG1 时清零)

0 = EUSART 接收缓冲器为空

bit 4 **TX1IF:** EUSART 发送中断标志位

1 = EUSART 发送缓冲器 TXREG1 为空 (写入 TXREG1 时清零)

0 = EUSART 发送缓冲器已满

bit 3 SSPIF: 主控同步串口中断标志位

1 = 发送 / 接收已完成 (必须用软件清零)

0 = 等待发送/接收

bit 2 未用: 读为 0

bit 1 TMR2IF: TMR2 与 PR2 匹配中断标志位

1 = TMR2 与 PR2 发生匹配 (必须用软件清零)

0 = TMR2 与 PR2 未发生匹配

bit 0 TMR1IF: TMR1 溢出中断标志位

1 = TMR1 寄存器已溢出 (必须用软件清零)

0 = TMR1 寄存器未溢出

寄存器 8-5: PIR2: 外设中断请求 (标志)寄存器 2

R/W-0	R/W-0	U-0	U-0	R/W-0	R/W-0	R/W-0	U-0
OSCFIF	CMIF	_	_	BCLIF	LVDIF	TMR3IF	_
bit 7							bit 0

 图注:
 R = 可读位
 W = 可写位
 U = 未用位,读为 0

 -n = POR 值
 1 = 置 1
 0 = 清零
 x = 未知

bit 7 OSCFIF: 振荡器失效中断标志位

1 = 系统振荡器失效,改成由 INTOSC 作为时钟输入(必须用软件清零)

0 = 系统时钟正常运行

bit 6 CMIF: 比较器中断标志位

1 = 比较器输入已改变 (必须用软件清零)

0 = 比较器输入未变化

bit 5-4 **未用:** 读为 0

bit 3 BCLIF: 总线冲突中断标志位

1 = 发生了总线冲突 (必须用软件清零)

0 = 未发生总线冲突

bit 2 LVDIF: 低压检测中断标志位

1 = 发生低压条件 (必须用软件清零) 0 = 器件电压高于稳压器的低压跳变点

TMR3IF: TMR3 溢出中断标志位

1 = TMR3 寄存器已溢出 (必须用软件清零)

0 = TMR3 寄存器未溢出

bit 0 未用: 读为 0

bit 1

寄存器 8-6: PIR3: 外设中断请求 (标志)寄存器 3

U-0	R/W-0	R-0	R-0	U-0	R/W-0	R/W-0	U-0
_	LCDIF	RC2IF	TX2IF	_	CCP2IF	CCP1IF	_
bit 7							bit 0

图注:

R = 可读位 W = 可写位 U = 未用位,读为 0

bit 7 **未用:** 读为 0

bit 6 LCDIF: LCD 中断标志位 (当选择非静态模式下的 B 波形时有效)

1 = 输出所有 COM 的 LCD 数据 (必须用软件清零)

0 = 尚未输出所有 COM 的 LCD 数据

bit 5 RC2IF: AUSART 接收中断标志位

1 = AUSART 接收缓冲器 RCREG2 已满 (读取 RCREG2 时清零)

0 = AUSART 接收缓冲器为空

bit 4 **TX2IF:** AUSART 发送中断标志位

1 = AUSART 发送缓冲器 TXREG2 为空 (写入 TXREG2 时清零)

0 = AUSART 发送缓冲器已满

未用: 读为 0

bit 2 CCP2IF: CCP2 中断标志位

捕捉模式:

1 = 发生了 TMR1/TMR3 寄存器捕捉 (必须用软件清零)

0 = 未发生 TMR1/TMR3 寄存器捕捉

比较模式:

1 = 发生了 TMR1/TMR3 寄存器的比较匹配 (必须用软件清零)

0 = 未发生 TMR1/TMR3 寄存器的比较匹配

PWM 模式:

在此模式下未使用。

bit 1 CCP1IF: CCP1 中断标志位

捕捉模式:

1 = 发生了 TMR1/TMR3 寄存器捕捉 (必须用软件清零)

0 = 未发生 TMR1/TMR3 寄存器捕捉

比较模式:

1 = 发生了 TMR1/TMR3 寄存器的比较匹配 (必须用软件清零)

0 = 未发生 TMR1/TMR3 寄存器的比较匹配

PWM 模式:

在此模式下未使用。

bit 0 未用: 读为 0

PIE 寄存器 8.3

PIE 寄存器包含各外设中断的允许位。根据外设中断源 的数量,有三个外设中断允许寄存器(PIE1、PIE2和 PIE3)。当 IPEN = 0 时,要允许任一外设中断,必须将 PEIE 位置 1。

寄存器 8-7: PIE1: 外设中断允许寄存器 1

U-0	R/W-0	R/W-0	R/W-0	R/W-0	U-0	R/W-0	R/W-0
_	ADIE	RC1IE	TX1IE	SSPIE	_	TMR2IE	TMR1IE
bit 7							bit 0

图注:				
R = 可读位	W = 可写位	U = 未用位,读为 0		
-n = POR 值	1 = 置 1	0 = 清零	x = 未知	
bit 7	未用 . 读为 0			

bit 6 ADIE: A/D 转换器中断允许位

> 1 = 允许 A/D 中断 0 = 禁止 A/D 中断

bit 5 RC1IE: EUSART 接收中断允许位

> 1 = 允许 EUSART 接收中断 0 = 禁止 **EUSART** 接收中断

bit 4 TX1IE: EUSART 发送中断允许位

> 1 = 允许 EUSART 发送中断 0 = 禁止 **EUSART** 发送中断

bit 3 SSPIE: 主控同步串口中断允许位

> 1 = 允许 MSSP 中断 0 = 禁止 MSSP 中断

bit 2 **未用:** 读为 0

bit 1 TMR2IE: TMR2 与 PR2 匹配中断允许位

> 1 = 允许 TMR2 与 PR2 匹配中断 0 = 禁止 TMR2 与 PR2 匹配中断

bit 0 TMR1IE: TMR1 溢出中断允许位

> 1 = 允许 TMR1 溢出中断 0 = 禁止 TMR1 溢出中断

寄存器 8-8: PIE2: 外设中断允许寄存器 2

R/W-0	R/W-0	U-0	U-0	R/W-0	R/W-0	R/W-0	U-0
OSCFIE	CMIE	_	_	BCLIE	LVDIE	TMR3IE	_
bit 7							bit 0

图注: R = 可读位
 W = 可写位
 U = 未用位, 读为 0

 -n = POR 值
 1 = 置 1
 0 = 清零
 x = 未知

bit 7 OSCFIE: 振荡器失效中断允许位

1 = 允许

0 = 禁止

bit 6 CMIE: 比较器中断允许位

1 = 允许 0 = 禁止

bit 5-4 **未用:** 读为 0

bit 3 BCLIE: 总线冲突中断允许位

1 = 允许 0 = 禁止

bit 2 LVDIE: 低压检测中断允许位

1 = 允许 0 = 禁止

bit 1 TMR3IE: TMR3 溢出中断允许位

1 = 允许 0 = 禁止

bit 0 未用: 读为 0

寄存器 8-9: PIE3: 外设中断允许寄存器 3

U-0	R/W-0	R-0	R-0	U-0	R/W-0	R/W-0	U-0
_	LCDIE	RC2IE	TX2IE	_	CCP2IE	CCP1IE	_
bit 7							bit 0

 图注:
 R = 可读位
 U = 未用位, 读为 0

 -n = POR 值
 1 = 置 1
 0 = 清零
 x = 未知

未用: 读为 0

bit 6 LCDIE: LCD 中断允许位 (当选择非静态模式下的 B 波形时有效)

1 = 允许 0 = 禁止

bit 5 RC2IE: AUSART 接收中断允许位

1 = 允许 0 = 禁止

bit 4 TX2IE: AUSART 发送中断允许位

1 = 允许 0 = 禁止

bit 3 未用: 读为 0

bit 2 CCP2IE: CCP2 中断允许位

1 = 允许 0 = 禁止

bit 1 **CCP1IE:** CCP1 中断允许位

1 = 允许 CCP1 中断 0 = 禁止 CCP1 中断

未用: 读为 0

8.4 IPR 寄存器

IPR 寄存器包含各外设中断的优先级位。根据外设中断源的数量,有三个外设中断优先级寄存器(IPR1、IPR2和 IPR3)。使用优先级位时,要求将中断优先级允许(IPEN)位置 1。

寄存器 8-10: IPR1: 外设中断优先级寄存器 1

U-0	R/W-1	R/W-1	R/W-1	R/W-1	U-0	R/W-1	R/W-1
_	ADIP	RC1IP	TX1IP	SSPIP	_	TMR2IP	TMR1IP
bit 7							bit 0

图注:			
R = 可读位	W = 可写位	U = 未用位,读为 0	
-n = POR 值	1 = 置 1	0 = 清零	x = 未知

★用: 读为 0

bit 6 ADIP: A/D 转换器中断优先级位

1 = 高优先级 0 = 低优先级

bit 5 RC1IP: EUSART 接收中断优先级位

1 = 高优先级 0 = 低优先级

bit 4 TX1IP: EUSART 发送中断优先级位

1 = 高优先级 0 = 低优先级

bit 3 SSPIP: 主控同步串口中断优先级位

1 = 高优先级 0 = 低优先级

bit 2 未用: 读为 0

bit 1 TMR2IP: TMR2 与 PR2 匹配中断优先级位

1 = 高优先级 0 = 低优先级

bit 0 TMR1IP: TMR1 溢出中断优先级位

1 = 高优先级 0 = 低优先级

寄存器 8-11: IPR2: 外设中断优先级寄存器 2

R/W-1	R/W-1	U-0	U-0	R/W-1	R/W-1	R/W-1	U-0
OSCFIP	CMIP	_	_	BCLIP	LVDIP	TMR3IP	
bit 7							bit 0

图注: R = 可读位
 W = 可写位
 U = 未用位, 读为 0

 -n = POR 值
 1 = 置 1
 0 = 清零
 x = 未知

bit 7 OSCFIP: 振荡器失效中断优先级位

1 = 高优先级

0 = 低优先级

bit 6 CMIP: 比较器中断优先级位

1 = 高优先级 0 = 低优先级

bit 5-4 **未用:** 读为 0

bit 3 BCLIP: 总线冲突中断优先级位

1 = 高优先级 0 = 低优先级

bit 2 LVDIP: 低压检测中断优先级位

1 = 高优先级 0 = 低优先级

bit 1 TMR3IP: TMR3 溢出中断优先级位

1 = 高优先级 0 = 低优先级

bit 0 **未用:** 读为 0

寄存器 8-12: IPR3: 外设中断优先级寄存器 3

U-0	R/W-0	R-0	R-0	U-0	R/W-1	R/W-1	U-0
_	LCDIP	RC2IP	TX2IP	_	CCP2IP	CCP1IP	_
bit 7							bit 0

图注: R = 可读位
 W = 可写位
 U = 未用位, 读为 0

 -n = POR 值
 1 = 置 1
 0 = 清零
 x = 未知

未用: 读为 0

bit 6 LCDIP: LCD 中断优先级位 (当选择非静态模式下的 B 波形时有效)

1 = 高优先级 0 = 低优先级

bit 5 RC2IP: AUSART 接收中断优先级位

1 = 高优先级 0 = 低优先级

bit 4 TX2IP: AUSART 发送中断优先级位

1 = 高优先级 0 = 低优先级 **未用:** 读为 0

bit **CCP2IP:** CCP2 中断优先级位

1 = 高优先级 0 = 低优先级

bit **CCP1IP:** CCP1 中断优先级位

1 = 高优先级 0 = 低优先级

未用: 读为 0

bit 3

8.5 RCON 寄存器

RCON寄存器中包含的位可用来确定器件上次复位或从空闲或休眠模式唤醒的原因。 RCON 还包含一个可允许中断优先级的位(IPEN)。

寄存器 8-13: RCON: 复位控制寄存器

R/W-0	U-0	U-0	R/W-1	R-1	R-1	R/W-0	R/W-0
IPEN	_	_	RI	TO	PD	POR	BOR
bit 7	•			•			bit 0

图注:			
R=可读位	W = 可写位	U = 未用位,读为 0	
-n = POR 值	1 = 置 1	0 = 清零	x = 未知

bit 7 IPEN: 中断优先级使能位

1 = 使能中断优先级

0 = 禁止中断优先级 (PIC16CXXX 兼容模式)

bit 6-5 **未用:** 读为 0

bit 4 RI: RESET 指令标志位

位操作的详细信息,请参见寄存器 4-1。

bit 3 TO: 看门狗定时器超时标志位

位操作的详细信息,请参见寄存器 4-1。

bit 2 PD: 掉电检测标志位

位操作的详细信息,请参见寄存器 4-1。

bit 1 POR: 上电复位状态位

位操作的详细信息,请参见寄存器 4-1。

bit 0 BOR: 欠压复位状态位

位操作的详细信息,请参见寄存器 4-1。

8.6 INTx 引脚中断

RB0/INT0、RB1/INT1、RB2/INT2 和 RB3/INT3 引脚上的外部中断都是边沿触发的。如果 INTCON2 寄存器中相应的 INTEDGx 位被置 1 (=1),则为上升沿触发;如果该位被清零,则为下降沿触发。当 RBx/INTx 引脚上出现一个有效边沿时,相应的标志位 INTxIF 被置 1。通过清零相应的允许位 INTxIE,可禁止该中断。在重新允许该中断前,必须在中断服务程序中先用软件将中断标志位 INTxIF 清零。

如果 INTxIE 位在进入功耗管理模式前被置 1,则所有的外部中断(INT0、INT1、INT2 和 INT3)均能将处理器从功耗管理模式唤醒。如果全局中断允许位 GIE 被置 1,则处理器将在被唤醒之后转移到中断向量处执行程序。

INT1、INT2 和 INT3 的中断优先级由中断优先级位 INT1IP (INTCON3<6>)、INT2IP (INTCON3<7>)和 INT3IP (INTCON2<1>)中的值决定。没有与 INT0 相关的优先级位。 INT0 始终是一个高优先级的中断源。

8.7 TMR0 中断

在 8 位模式(默认模式)下,TMR0 寄存器的溢出(FFh \rightarrow 00h)会使 TMR0IF 标志位置 1。在 16 位模式下,TMR0H:TMR0L寄存器对的溢出(FFFFh \rightarrow 0000h)会使 TMR0IF 标志位置 1。通过将允许位 TMR0IE(INTCON<5>)置 1 或清零,可以允许或禁止该中断。Timer0 的中断优先级由中断优先级位 TMR0IP(INTCON2<2>)中的值决定。欲进一步了解 Timer0模块的详细信息,请参见**第 10.0 节 "Timer0 模块"**。

8.8 PORTB 电平变化中断

PORTB<7:4> 上的输入电平变化会将标志位 RBIF (INTCON<0>)置1。通过将允许位RBIE (INTCON<3>)置1或清零,可以允许或禁止该中断。PORTB电平变化中断的优先级由中断优先级位RBIP (INTCON2<0>)中的值决定。

8.9 中断的现场保护

在中断期间,PC 的返回地址被保存在堆栈中。另外,WREG、STATUS 和 BSR 寄存器的值被压入快速返回堆栈。如果未使用从中断快速返回功能(见**第 5.3 节"数据存储器构成"**),那么用户可能需要在进入中断服务程序前,保存 WREG、STATUS 和 BSR 寄存器的值。根据用户的具体应用,还可能需要保存其他寄存器的值。例 8-1 在执行中断服务程序期间,保存并恢复WREG、STATUS 和 BSR 寄存器的值。

例 8-1: 将 STATUS、 WREG 和 BSR 寄存器的值保存在 RAM 中

```
MOVWE
       W TEMP
                                   ; W TEMP is in virtual bank
       STATUS, STATUS_TEMP
MOVFF
                                   ; STATUS_TEMP located anywhere
MOVFF
       BSR, BSR_TEMP
                                   ; BSR_TMEP located anywhere
; USER ISR CODE
MOVFF
       BSR_TEMP, BSR
                                   ; Restore BSR
MOVF
       W_TEMP, W
                                   ; Restore WREG
       STATUS_TEMP, STATUS
MOVEE
                                   ; Restore STATUS
```

9.0 I/O 端口

根据选定的器件和使能的功能,最多有 9 个端口可供使用。 I/O 端口的一些引脚与器件上外设功能复用。一般来说,当外设被使能时,其对应的引脚就不能被用作通用 I/O 引脚。

每个端口都有三个存储器映射寄存器:

- TRIS 寄存器 (数据方向寄存器)
- PORT 寄存器 (读取器件引脚的电平)
- LAT 寄存器 (输出锁存寄存器)


读 PORT 寄存器将读出引脚的当前状态, 而写 PORT 寄存器则是将数据写入输出锁存(LAT)寄存器。

将 TRIS 某位置 1 (= 1)时,会将 PORT 的相应引脚设为输入(即,使相应的输出驱动器呈高阻状态)。将 TRIS 某位清零(= 0)时,会将 PORT 的相应引脚设为输出(即,将相应 LAT 位的内容置于选中引脚)。

在对 I/O 引脚驱动值进行读一修改一写时会用到数据锁存器(LAT 寄存器)。对 LAT 寄存器执行读一修改一写操作将读写 PORT 寄存器的输出锁存值。

图 9-1 给出了通用 I/O 端口的简化模型,没有给出到其他外设的接口。

图 9-1: 通用 I/O 端口的工作原理



9.1 I/O 端口引脚驱动能力

在开发应用程序时,必须考虑到端口引脚的驱动能力。 某些引脚上的输出驱动能力比其他引脚要高。同样,某 些引脚可以承受高于 VDD 的输入电平。

9.1.1 输入引脚和电压注意事项

用作器件输入引脚的电压容差取决于引脚的输入功能。 仅用作数字输入的引脚能够承受高达 5.5V 的直流电压, 这个电压值是数字逻辑电路的典型电压值。相反,具有 模拟输入功能的引脚只能承受最高为 VDD 的电压值。应 避免在这些引脚上施加超过 VDD 的电压。

表 9-1 汇总了输入电压能力。更多详细信息,请参见 **第 25.0 节 "电气特性"**。

表 9-1: 输入电压容差

端口或引脚	可承受的 最高输入 电平	说明
PORTA<7:0>	VDD	只能承受 VDD 以下的
PORTC<1:0>		输入电压。
PORTF<7:1>		
PORTB<7:0>	5.5V	可承受高于 VDD 的输
PORTC<7:2>		入电压,可用于大部分
PORTD<7:0>		标准逻辑电路。
PORTE<7:0>		
PORTG<4:0>		
PORTH<7:0>(1)		
PORTJ<7:0> ⁽¹⁾		

注 1: 在64 引脚器件上不可用。

9.1.2 引脚输出驱动电平

用作数字 I/O 时,各引脚组的输出引脚驱动能力是不同的,这样可以满足不同应用的需求。通常,按驱动能力可划分为三类输出引脚。

PORTB 和 PORTC 以及 PORTA<7:6> 是为驱动较高的电流负载(例如 LED)而设计的。PORTD、PORTE 和 PORTJ 也能驱动 LED,但只是指那些电流要求较小的 LED。PORTF、PORTG 和 PORTH 以及 PORTA<5:0> 具有最低的驱动电平,但能够驱动具有高输入阻抗的正常数字电路负载。不管引脚所在的端口如何,LCD 段或公共端模式中的所有输出引脚都具有足够的输出电平可直接驱动显示屏。

表 9-2 汇总了端口的输出驱动能力。更多详细信息,请参见**第 25.0 节"电气特性"**中的**"绝对极限参数值"**。

表 9-2: 各个端口的输出驱动电平

低	中	高
PORTA<5:0>	PORTD	PORTA<7:6>
PORTF	PORTE	PORTB
PORTG	PORTJ ⁽¹⁾	PORTC
PORTH ⁽¹⁾		

注 1: 在64 引脚器件上不可用。

9.1.3 上拉配置

四个 I/O 端口 (PORTB、PORTD、PORTE 和 PORTJ) 实现了所有引脚的可配置弱上拉功能。这些内部上拉可使悬空数字输入信号上拉至一固定的电平而无需使用外部电阻。

可通过每个端口的单个位使能上拉功能: PORTB 的是RBPU (INTCON2<7>),以及其他端口的 RDPU、REPU和 PJPU (PORTG<7:5>)。


9.1.4 漏极开路输出

几个外设的输出引脚还配备了一个可配置的漏极开路选项。这使外设可以与工作在较高电平下的外部数字逻辑通信,而无需使用电平转换器。

漏极开路选项在 USART、MSSP 模块 (在 SPI 模式下)和 CCP 模块上与数据和时钟输出相关的端口引脚上实现。通过将 TRISG 和 LATG 中相应模块的漏极开路控制位置 1,可以有选择地使能该选项。在第 9.4 节 "PORTC、TRISC和LATC寄存器"、第9.6节"PORTE、TRISE和LATE寄存器"和第9.8 节 "PORTG、TRISG和LATG寄存器"中对它们的配置进行了更详细的讨论。

当需要漏极开路选项时,输出引脚也必须通过用户提供的外部上拉电阻连接到较高电平,最高为5V(图 9-2)。 当输出数字逻辑高电平信号时,它被上拉至更高电平。

图 9-2: 使用漏极开路输出 (以 USART 为例)



9.2 PORTA、TRISA 和 LATA 寄存器

PORTA 是一个 8 位宽的双向端口。对应的数据方向和输出锁存寄存器是 TRISA 和 LATA。

RA4/T0CKI 是施密特触发器输入引脚。所有其他 PORTA 引脚都是 TTL 电平输入和全 CMOS驱动输出的。

RA4 引脚与 Timer0 时钟输入和 LCD 段驱动之一复用。 RA5 和 RA3:RA0 与 A/D 转换器的模拟输入复用。

通过将 ADCON1 寄存器中的 PCFG3:PCFG0 控制位清 零或置 1,可将模拟输入选作 A/D 转换器输入引脚。相应的 TRISA 位控制着这些引脚的方向,即使它们被用作模拟输入。当引脚用于模拟输入时,用户必须确保 TRISA 寄存器中相应的位保持置 1。

注: RA5和RA3:RA0在任何复位时被配置为模拟输入引脚并读为 0。RA4被配置为数字输入引脚。

OSC2/CLKO/RA6 和 OSC1/CLKI/RA7 通常用作外部(主)振荡器电路(HS振荡器模式),或外部时钟输入和输出(EC振荡器模式)的外部电路连接引脚。在这些情况下,RA6和RA7不能用作数字I/O,并且其相应的TRIS和LAT位读为0。当器件被配置为使用INTOSC或INTRC作为默认振荡器模式(FOSC2配置位为0)时,RA6和RA7会被自动配置为数字I/O;振荡器和时钟输入/时钟输出功能被禁止。

RA1、RA4 和 RA5 与 LCD 段驱动复用, 受 LCDSE1 和 LCDSE2 寄存器中的位控制。仅当禁止 LCD 段时, 才能使用 I/O 端口功能。

例 9-1: 初始化 PORTA

ν, υ		DANA IC. CITIES
CLRF	PORTA	; Initialize PORTA by
		; clearing output latches
CLRF	LATA	; Alternate method to
		; clear output data latches
MOVLW	07h	; Configure A/D
MOVWF	ADCON1	; for digital inputs
MOVLW	0BFh	; Value used to initialize
		; data direction
MOVWF	TRISA	; Set RA<7, 5:0> as inputs,
		; RA<6> as output

PORTA 功能 表 9-3:

引脚名称	功能	TRIS 设置	I/O	I/O 类型	说明
RA0/AN0	RA0	0	0	DIG	LATA<0> 数据输出;不受模拟输入影响。
		1	- 1	TTL	PORTA<0> 数据输入; 当使能模拟输入时被禁止。
	AN0	1	ı	ANA	A/D 输入通道 0。 POR 时的默认输入配置;不影响数字输出。
RA1/AN1/SEG18	RA1	0	0	DIG	LATA<1> 数据输出;不受模拟输入影响。
		1	I	TTL	PORTA<1>数据输入;当使能模拟输入时被禁止。
	AN1	1	I	ANA	A/D 输入通道 1。 POR 时的默认输入配置;不影响数字输出。
	SEG18	х	0	ANA	LCD 段 18 的输出;禁止所有其他引脚功能。
RA2/AN2/VREF-	RA2	0	0	DIG	LATA<2> 数据输出;不受模拟输入影响。
		1	- 1	TTL	PORTA<2> 数据输入;当使能模拟功能时被禁止。
	AN2	1	- 1	ANA	A/D 输入通道 2。 POR 时的默认输入配置。
	VREF-	1	- 1	ANA	A/D 和比较器低参考电压输入。
RA3/AN3/VREF+	RA3	0	0	DIG	LATA<3> 数据输出;不受模拟输入影响。
		1	- 1	TTL	PORTA<3> 数据输入; 当使能模拟输入时被禁止。
	AN3	1	- 1	ANA	A/D 输入通道 3。 POR 时的默认输入配置。
	VREF+	1	- 1	ANA	A/D 和比较器高参考电压输入。
RA4/T0CKI/	RA4	0	0	DIG	LATA<4> 数据输出。
SEG14		1	- 1	ST	PORTA<4> 数据输入。 POR 时的默认配置。
	T0CKI	х	- 1	ST	Timer0 的时钟输入。
	SEG14	х	0	ANA	LCD 段 14 的输出;禁止所有其他引脚功能。
RA5/AN4/SEG15	RA5	0	0	DIG	LATA<5> 数据输出;不受模拟输入影响。
		1	- 1	TTL	PORTA<5> 数据输入; 当使能模拟输入时被禁止。
	AN4	1	- 1	ANA	A/D 输入通道 4。 POR 时的默认配置。
	SEG15	х	0	ANA	LCD 段 15 的输出;禁止所有其他引脚功能。
OSC2/CLKO/RA6	OSC2	х	0	ANA	主振荡器反馈输出连接(HS 和 HSPLL 模式)。
	CLKO	х	0	DIG	系统周期时钟输出(Fosc/4)(EC 和 ECPLL 模式)。
	RA6	0	0	DIG	LATA<6> 数据输出; 当 FOSC2 配置位置 1 时被禁止。
		1	- 1	TTL	PORTA<6>数据输入;当 FOSC2 配置位置 1 时被禁止。
OSC1/CLKI/RA7	OSC1	х	I	ANA	主振荡器输入连接 (HS 和 HSPLL 模式)。
	CLKI	х	- 1	ANA	主外部时钟源输入 (EC 和 ECPLL 模式)。
	RA7	0	0	DIG	LATA<7> 数据输出; 当 FOSC2 配置位置 1 时被禁止。
		1	- 1	TTL	PORTA<7> 数据输入; 当 FOSC2 配置位置 1 时被禁止。

图注: O =输出,I =输入,ANA =模拟信号,DIG =数字输出,ST =施密特触发缓冲器输入, TTL = TTL 缓冲器输入,x =无关位(TRIS 位不影响端口方向或在此可忽略)。

与 PORTA 相关的寄存器汇总 表 9-4:

名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	复位值所在页
PORTA	RA7 ⁽¹⁾	RA6 ⁽¹⁾	RA5	RA4	RA3	RA2	RA1	RA0	55
LATA	LATA7 ⁽¹⁾	LATA6 ⁽¹⁾	LATA5	LATA4	LATA3	LATA2	LATA1	LATA0	54
TRISA	TRISA7 ⁽¹⁾	TRISA6 ⁽¹⁾	TRISA5	TRISA4	TRISA3	TRISA2	TRISA1	TRISA0	54
ADCON1	_		VCFG1	VCFG0	PCFG3	PCFG2	PCFG1	PCFG0	53
LCDSE1	SE15	SE14	SE13	SE12	SE11	SE10	SE09	SE08	53
LCDSE2	SE23	SE22	SE21	SE20	SE19	SE18	SE17	SE16	53

图注: — = 未用,读为 0。PORTA 不使用阴影单元。

1: 这些位根据所选的振荡器模式被使能。如果未被使能为 PORTA 引脚,则它们将被禁止并读为 0。

© 2007 Microchip Technology Inc.

9.3 PORTB、TRISB 和 LATB 寄存器

PORTB 是一个 8 位宽的双向端口。对应的数据方向和输出锁存寄存器是 TRISB 和 LATB。PORTB 上的所有引脚都是仅数字引脚,并且可以承受高达 5.5V 的电压。

例 9-2: 初始化 PORTB

<u> </u>		N47/H G : C : C : C
CLRF	PORTB	; Initialize PORTB by ; clearing output
CLRF	LATB	<pre>; data latches ; Alternate method ; to clear output</pre>
MOVLW	0CFh	; data latches ; Value used to ; initialize data
MOVWF	TRISB	; direction ; Set RB<3:0> as inputs ; RB<5:4> as outputs ; RB<7:6> as inputs
1		

每个 PORTB 引脚都具有内部弱上拉电路。一个控制位即可接通所有上拉电路。这是通过清零 RBPU 位(INTCON2<7>)实现的。当端口引脚被配置为输出时,其弱上拉电路会自动切断。上电复位会禁止弱上拉电路。

PORTB 的四个引脚(RB7:RB4)具有电平变化中断功能。仅当将这些引脚配置为输入时,才可使用此中断功能(即当RB7:RB4 中的任何一个引脚被配置为输出时,该引脚将不再具有电平变化中断功能)。将输入引脚(RB7:RB4)上的电平与 PORTB 上次读入锁存器的旧值进行比较。对 RB7:RB4 上的"不匹配"输出进行或运算,产生 RB 端口电平变化中断,并将标志位 RBIF(INTCON<0>)置 1。

该中断可唤醒处于功耗管理模式下的器件。用户可用以下方式在中断服务程序中清除该中断:

- a) 读或写 PORTB(MOVFF (ANY), PORTB 指令除外)。这将结束不匹配条件。
- b) 将标志位 RBIF 清零。

不匹配条件将继续把标志位 RBIF 置 1。读 PORTB 将结束不匹配条件并允许将标志位 RBIF 清零。

建议使用电平变化中断功能实现按键唤醒操作,以及那些仅用到 PORTB 的电平变化中断功能的操作。在使用电平变化中断功能时,建议不要查询 PORTB 的状态。

RB5:RB0也与LCD段驱动复用,受LCDSE1和LCDSE3寄存器中的位控制。仅当禁止LCD段时,才能使用I/O端口功能。

表 9-5: PORTB 功能

引脚名称	功能	TRIS 设置	I/O	I/O 类型	说明
RB0/INT0/SEG30	RB0	0	0	DIG	LATB<0> 数据输出。
		1	I	TTL	PORTB<0> 数据输入;当 RBPU 位清零时启用弱上拉电路。
	INT0	1	I	ST	外部中断 0 输入。
	SEG30	х	0	ANA	LCD 段 30 的输出;禁止所有其他引脚功能。
RB1/INT1/SEG8	RB1	0	0	DIG	LATB<1> 数据输出。
		1	I	TTL	PORTB<1> 数据输入;当 RBPU 位清零时启用弱上拉电路。
	INT1	1	I	ST	外部中断 1 输入。
	SEG8	х	0	ANA	LCD 段 8 的输出;禁止所有其他引脚功能。
RB2/INT2/SEG9	RB2	0	0	DIG	LATB<2> 数据输出。
		1	I	TTL	PORTB<2> 数据输入;当 RBPU 位清零时启用弱上拉电路。
	INT2	1	I	ST	外部中断 2 输入。
	SEG9	х	0	ANA	LCD 段 9 的输出;禁止所有其他引脚功能。
RB3/INT3/SEG10	RB3	0	0	DIG	LATB<3> 数据输出。
		1	I	TTL	PORTB<3> 数据输入;当 RBPU 位清零时启用弱上拉电路。
	INT3	1	I	ST	外部中断 3 输入。
	SEG10	х	0	ANA	LCD 段 10 的输出;禁止所有其他引脚功能。
RB4/KBI0/SEG11	RB4	0	0	DIG	LATB<4> 数据输出。
		1	I	TTL	PORTB<4>数据输入;当 RBPU 位清零时启用弱上拉电路。
	KBI0	1	I	TTL	引脚电平变化中断。
	SEG11	х	0	ANA	LCD 段 11 的输出;禁止所有其他引脚功能。
RB5/KBI1/SEG29	RB5	0	0	DIG	LATB<5> 数据输出。
		1	I	TTL	PORTB<5> 数据输入;当 RBPU 位清零时启用弱上拉电路。
	KBI1	1	I	TTL	引脚电平变化中断。
	SEG29	х	0	ANA	LCD 段 29 的输出;禁止所有其他引脚功能。
RB6/KBI2/PGC	RB6	0	0	DIG	LATB<6>数据输出。
		1	I	TTL	PORTB<6>数据输入;当 RBPU 位清零时启用弱上拉电路。
	KBI2	1	I	TTL	引脚电平变化中断。
	PGC	х	I	ST	供 ICSP 和 ICD 工作使用的串行执行 (ICSP™) 时钟输入。
RB7/KBI3/PGD	RB7	0	0	DIG	LATB<7> 数据输出。
		1	I	TTL	PORTB<7> 数据输入;当 RBPU 位清零时启用弱上拉电路。
	KBI3	1	I	TTL	引脚电平变化中断。
	PGD	х	0	DIG	供 ICSP 和 ICD 工作使用的串行执行数据输出。
		х	I	ST	供 ICSP 和 ICD 工作使用的串行执行数据输入。

图注: O = 输出,I = 输入,ANA = 模拟信号,DIG = 数字输出,ST = 施密特触发缓冲器输入,TTL = TTL 缓冲器输入, \mathbf{x} = 无关位(TRIS 位不影响端口方向或在此可忽略)。

© 2007 Microchip Technology Inc. 超前信息 DS39770A_CN 第 113 页

表 9-6: 与 PORTB 相关的寄存器汇总

名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	复位值 所在页
PORTB	RB7	RB6	RB5	RB4	RB3	RB2	RB1	RB0	55
LATB	LATB7	LATB6	LATB5	LATB4	LATB3	LATB2	LATB1	LATB0	54
TRISB	TRISB7	TRISB6	TRISB5	TRISB4	TRISB3	TRISB2	TRISB1	TRISB0	54
INTCON	GIE/GIEH	PEIE/GIEL	TMR0IE	INT0IE	RBIE	TMR0IF	INT0IF	RBIF	51
INTCON2	RBPU	INTEDG0	INTEDG1	INTEDG2	INTEDG3	TMR0IP	INT3IP	RBIP	51
INTCON3	INT2IP	INT1IP	INT3IE	INT2IE	INT1IE	INT3IF	INT2IF	INT1IF	51
LCDSE1	SE15	SE14	SE13	SE12	SE11	SE10	SE09	SE08	53
LCDSE3	SE31	SE30	SE29	SE28	SE27	SE26	SE25	SE24	53

图注: PORTB 不使用阴影单元。

9.4 PORTC、TRISC 和 LATC 寄存器

PORTC 是一个 8 位宽的双向端口。对应的数据方向和输出锁存寄存器是 TRISC 和 LATC。PORTC 引脚 RC2 到 RC7 只能作为数字引脚并且可以承受高达 5.5V 的输入电压。

PORTC 与 CCP、MSSP 和 EUSART 外设功能复用 (表 9-7)。这些引脚配有施密特触发输入缓冲器。无论 何时,只要这些功能有效, CCP、 SPI 和 EUSART 的 引脚还可配置为漏极开路输出。通过将 SPIOD、 CCPxOD 和 U1OD 控制位 (分别为 TRISG<7:5> 和 LATG<6>)置 1 选择漏极开路配置。

RC1 通常被配置为 CCP2 模块的默认外设引脚。CCP2 的分配由配置位 CCP2MX (默认状态, CCP2MX = 1) 控制。

当使能外设功能时,应小心定义每个 PORTC 引脚的 TRIS 位。有些外设会无视 TRIS 位的设置,将引脚定义 为输出引脚或输入引脚。用户应该查阅相应的外设章节来正确设置TRIS 位。

注: 这些引脚在任何器件复位时都被配置为数字输入引脚。

外设对引脚的改写会影响TRISC寄存器的内容。尽管如此,读TRISC总是会返回其当前的内容。

RC<7:1> 引脚与 LCD 段驱动复用,受 LCDSE1、LCDSE2、LCDSE3 和 LCDSE4 寄存器中的位控制。仅 当禁止 LCD 段时,才能使用 I/O 端口功能。

例 9-3: 初始化 PORTC

ν, · · · ·		137H 10: 0:::0
CLRF	PORTC	; Initialize PORTC by ; clearing output
CLRF	LATC	<pre>; data latches ; Alternate method ; to clear output ; data latches</pre>
MOVLW	0CFh	; Value used to ; initialize data ; direction
MOVWF	TRISC	

© 2007 Microchip Technology Inc. 超前信息 DS39770A_CN 第 115 页

表 9-7: PORTC 功能

引脚名称	功能	TRIS 设置	I/O	I/O 类型	说明		
RC0/T1OSO/	RC0	0	0	DIG	LATC<0>数据输出。		
T13CKI		1	I	ST	PORTC<0> 数据输入。		
	T1OSO	х	0	ANA	Timer1 振荡器输出; 当使能 Timer1 振荡器时被使能。禁止数字 I/O 和 LCD 驱动器。		
	T13CKI	1	I	ST	Timer1/Timer3 计数器输入。		
RC1/T1OSI/	RC1	0	0	DIG	LATC<1> 数据输出。		
CCP2/SEG32		1	I	ST	PORTC<1> 数据输入。		
	T10SI	x	I	ANA	Timer1 振荡器输入。		
	CCP2 ⁽¹⁾	0	0	DIG	CCP2 比较 /PWM 输出。		
		1	I	ST	CCP2 捕捉输入。		
	SEG32	х	0	ANA	LCD 段 32 的输出;禁止所有其他引脚功能。		
RC2/CCP1/	RC2	0	0	DIG	LATC<2> 数据输出。		
SEG13		1	I	ST	PORTC<2> 数据输入。		
	CCP1	0	0	DIG	CCP1 比较 /PWM 输出;优先于端口数据。		
		1	I	ST	CCP1 捕捉输入。		
	SEG13	х	0	ANA	LCD 段 13 的输出;禁止所有其他引脚功能。		
RC3/SCK/SCL/	RC3	0	0	DIG	LATC<3> 数据输出。		
SEG17		1	I	ST	PORTC<3> 数据输入。		
	SCK	0	0	DIG	SPI 时钟输出(MSSP 模块);优先于端口数据。		
		1	I	ST	SPI 时钟输入(MSSP 模块)。		
	SCL	0	0	DIG	I ² C™ 时钟输出(MSSP 模块);优先于端口数据。		
		1	I	I2C	I ² C 时钟输入(MSSP 模块);输入类型取决于模块设置。		
	SEG17	х	0	ANA	LCD 段 17 的输出;禁止所有其他引脚功能。		
RC4/SDI/SDA/	RC4	0	0	DIG	LATC<4> 数据输出。		
SEG16		1	I	ST	PORTC<4> 数据输入。		
	SDI		I	ST	SPI 数据输入 (MSSP 模块)。		
	SDA	1	0	DIG	I ² C 数据输出 (MSSP 模块);优先于端口数据。		
		1	I	I2C	I ² C 数据输入(MSSP 模块);输入类型取决于模块设置。		
	SEG16	х	0	ANA	LCD 段 16 的输出;禁止所有其他引脚功能。		
RC5/SDO/	RC5	0	0	DIG	LATC<5> 数据输出。		
SEG12		1	I	ST	PORTC<5> 数据输入。		
	SDO	0	0	DIG	SPI 数据输出 (MSSP 模块)。		
	SEG12	х	0	ANA	LCD 段 12 的输出;禁止所有其他引脚功能。		
RC6/TX1/CK1/	RC6	0	0	DIG	LATC<6> 数据输出。		
SEG27		1	I	ST	PORTC<6>数据输入。		
	TX1	1	0	DIG	同步串行数据输出(EUSART 模块);优先于端口数据。		
	CK1	1	0	DIG	同步串行数据输入(EUSART 模块);用户必须将其配置为输入。		
		1	I	ST	同步串行时钟输入 (EUSART 模块)。		
	SEG27	х	0	ANA	LCD 段 27 的输出;禁止所有其他引脚功能。		
RC7/RX1/DT1/	RC7	0	0	DIG	LATC<7> 数据输出。		
SEG28		1	I	ST	PORTC<7> 数据输入。		
	RX1	1	I	ST	异步串行接收数据输入 (EUSART 模块)。		
	DT1	1	0	DIG	同步串行数据输出 (EUSART 模块);优先于端口数据。		
		1	I	ST	同步串行数据输入 (EUSART 模块);用户必须将其配置为输入。		
	SEG28	х	0	ANA	LCD 段 28 的输出;禁止所有其他引脚功能。		

图注: O = 输出,I = 输入,ANA = 模拟信号,DIG = 数字输出,ST = 施密特触发缓冲器输入,

TTL = TTL 缓冲器输入, $12C = 1^2$ C/SMBus 缓冲器输入,x =无关位(TRIS 位不影响端口方向或在此可忽略)。

注 1: 当 CCP2MX 配置位置 1 时,对 CCP2 进行默认分配。

表 9-8: 与 PORTC 相关的寄存器汇总

名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	复位值 所在页
PORTC	RC7	RC6	RC5	RC4	RC3	RC2	RC1	RC0	55
LATC	LATC7	LATBC6	LATC5	LATCB4	LATC3	LATC2	LATC1	LATC0	54
TRISC	TRISC7	TRISC6	TRISC5	TRISC4	TRISC3	TRISC2	TRISC1	TRISC0	54
LATG	U2OD	U10D	_	LATG4	LATG3	LATG2	LATG1	LATG0	54
TRISG	SPIOD	CCP2OD	CCP10D	TRISG4	TRISG3	TRISG2	TRISG1	TRISG0	54
LCDSE1	SE15	SE14	SE13	SE12	SE11	SE10	SE09	SE08	53
LCDSE2	SE23	SE22	SE21	SE20	SE19	SE18	SE17	SE16	53
LCDSE3	SE31	SE30	SE29	SE28	SE27	SE26	SE25	SE24	53
LCDSE4	SE39 ⁽¹⁾	SE38 ⁽¹⁾	SE37 ⁽¹⁾	SE36 ⁽¹⁾	SE35 ⁽¹⁾	SE34 ⁽¹⁾	SE33 ⁽¹⁾	SE32	53

图注: PORTC 不使用阴影单元。

注 1: 在64 引脚器件上未实现,读为0。

9.5 PORTD、TRISD 和 LATD 寄存器

PORTD是一个8位宽的双向端口。对应的数据方向和输出锁存寄存器是 TRISD 和 LATD。 PORTD 上的所有引脚都是仅数字引脚,并且可以承受高达 5.5V 的电压。

PORTD 上的所有引脚都配有施密特触发输入缓冲器。每个引脚都可被单独配置为输入或输出。

注: 这些引脚在任何器件复位时都被配置为数字输入引脚。

PORTD 的每个引脚都具有内部弱上拉电路。单个控制位可以关闭所有上拉电路。可以通过置 1 RDPU 位 (PORTG<7>)来实现。当端口引脚被配置为输出时,其弱上拉电路会自动切断。在所有器件复位时上拉电路被禁止。

PORTD 的所有引脚均与 LCD 段驱动复用,受 LCDSE0 寄存器中的位控制。仅当禁止 LCD 段时,才能使用 I/O 端口功能。

例 9-4: 初始化 PORTD

CLRF	PORTD	; Initialize PORTD by ; clearing output
GI DE	T 7 IIID	; data latches
CLRF	LATD	; Alternate method ; to clear output
		; data latches
MOVLW	0CFh	; Value used to
		; initialize data
		; direction
MOVWF	TRISD	
		; RD<5:4> as outputs
		; RD<7:6> as inputs

表 9-9: PORTD 功能

引脚名称	功能	TRIS 设置	I/O	I/O 类型	说明
RD0/SEG0	RD0	0	0	DIG	LATD<0> 数据输出。
		1	I	ST	PORTD<0> 数据输入。
	SEG0	х	0	ANA	LCD 段 0 的输出;禁止所有其他引脚功能。
RD1/SEG1	RD1	0	0	DIG	LATD<1> 数据输出。
		1	I	ST	PORTD<1> 数据输入。
	SEG1	х	0	ANA	LCD 段 1 的输出;禁止所有其他引脚功能。
RD2/SEG2	RD2	0	0	DIG	LATD<2> 数据输出。
		1	I	ST	PORTD<2> 数据输入。
	SEG2	х	0	ANA	LCD 段 2 的输出;禁止所有其他引脚功能。
RD3/SEG3	RD3	0	0	DIG	LATD<3> 数据输出。
		1	I	ST	PORTD<3> 数据输入。
	SEG3	х	0	ANA	LCD 段 3 的输出;禁止所有其他引脚功能。
RD4/SEG4	RD4	0	0	DIG	LATD<4> 数据输出。
		1	I	ST	PORTD<4> 数据输入。
	SEG4	х	0	ANA	LCD 段 4 的输出;禁止所有其他引脚功能。
RD5/SEG5	RD5	0	0	DIG	LATD<5> 数据输出。
		1	I	ST	PORTD<5> 数据输入。
	SEG5	х	0	ANA	LCD 段 5 的输出;禁止所有其他引脚功能。
RD6/SEG6	RD6	0	0	DIG	LATD<6> 数据输出。
		1	I	ST	PORTD<6> 数据输入。
	SEG6	х	0	ANA	LCD 段 6 的输出;禁止所有其他引脚功能。
RD7/SEG7	RD7	0	0	DIG	LATD<7> 数据输出。
		1	I	ST	PORTD<7> 数据输入。
	SEG7	х	I	ANA	LCD 段 7 的输出;禁止所有其他引脚功能。

图注: O =输出,I =输入,ANA =模拟信号,DIG =数字输出,ST =施密特触发缓冲器输入,x =无关位(TRIS 位不影响端口方向或在此可忽略)。

表 9-10: 与 PORTD 相关的寄存器汇总

名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	复位值 所在页
PORTD	RD7	RD6	RD5	RD4	RD3	RD2	RD1	RD0	55
LATD	LATD7	LATD6	LATD5	LATD4	LATD3	LATD2	LATD1	LATD0	54
TRISD	TRISD7	TRISD6	TRISD5	TRISD4	TRISD3	TRISD2	TRISD1	TRISD0	54
PORTG	RDPU	REPU	RJPU ⁽¹⁾	RG4	RG3	RG2	RG1	RG0	54
LCDSE0	SE7	SE6	SE5	SE4	SE3	SE2	SE1	SE0	53

图注: PORTD 不使用阴影单元。

注 1: 在64 引脚器件上未实现,读为0。

© 2007 Microchip Technology Inc. 超前信息 DS39770A_CN 第 119 页

9.6 PORTE、TRISE 和 LATE 寄存器

PORTE 是一个7位宽的双向端口。对应的数据方向和输出锁存寄存器是 TRISE 和 LATE。PORTE 上的所有引脚都是仅数字引脚,并且可以承受高达 5.5V 的电压。

PORTE 上的所有引脚都配有施密特触发输入缓冲器。每个引脚都可被单独配置为输入或输出。当RE7引脚上的 CCP2 有效时,该引脚还可配置为漏极开路输出。通过将 CCP2OD 控制位(TRISG<6>)置 1 选择漏极开路配置。

注: 这些引脚在任何器件复位时都被配置为数字输入引脚。

PORTE 的每个引脚都具有内部弱上拉电路。单个控制位可以关闭所有上拉电路。可以通过置 1 REPU 位 (PORTG<6>)来实现。当端口引脚被配置为输出时,其弱上拉电路会自动切断。发生任何器件复位时,上拉功能会被禁止。

RE6:RE3 引脚与 LCD 公共端驱动复用。取决于哪个公共端有效, I/O 端口功能仅在那些 PORTE 引脚上可用。配置取决于 LMUX1:LMUX0 控制位(LCDCON<1:0>)。表9-11 中汇总了可用性。

表 9-11: 不同 LCD 驱动配置中可用的 **PORTE** 引脚

LCDCON <1:0>	有效的 LCD 公共端	可用于 I/O 的 PORTE								
00	COM0	RE6、RE5和RE4								
01	COM0 和 COM1	RE6 和 RE5								
10	COM0、COM1 和 COM2	RE6								
11	全部(COM0 到 COM3)	无								

RE1和RE0引脚与LCDBIAS2和LCDBIAS1的功能复用。当需要产生LCD偏置时(即,器件被连接到外部LCD的任何应用),这些引脚不能用作数字I/O。

注: 在该器件中,其他 PIC18F 部件的 RE2 对应的引脚具有 LCDBIAS3 的功能。它不能用作数字 I/O。

RE7 与 LCD 段驱动(SEG31)复用,受 LCDSE3<7>位控制。仅当禁止该段时,才能使用 I/O 端口功能。

RE7 还可以配置为 CCP2 模块的备用外设引脚。这是通过将 CCP2MX 配置位清零实现的。

例 9-5:	初始化 PORTE

		* * / 11 / -
CLRF	PORTE	; Initialize PORTE by ; clearing output
		; data latches
CLRF	LATE	; Alternate method
		; to clear output
		; data latches
MOVLW	03h	; Value used to
		; initialize data
		; direction
MOVWF	TRISE	; Set RE<1:0> as inputs
		; RE<7:2> as outputs

表 9-12: PORTE 功能

引脚名称	功能	TRIS 设置	I/O	I/O 类型	说明
RE0/LCDBIAS1	RE0	0	0	DIG	LATE<0> 数据输出。
		1	ı	ST	PORTE<0> 数据输入。
	LCDBIAS1		ı	ANA	LCD 模块偏置电压输入。
RE1/LCDBIAS2	RE1	0	0	DIG	LATE<1> 数据输出。
		1	-	ST	PORTE<1> 数据输入。
	LCDBIAS2		-	ANA	LCD 模块偏置电压输入。
RE3/COM0	RE3	0	0	DIG	LATE<3> 数据输出。
		1	ı	ST	PORTE<3> 数据输入。
	COM0	х	0	ANA	LCD 公共端 0 的输出;禁止所有其他输出。
RE4/COM1	RE4	0	0	DIG	LATE<4> 数据输出。
		1	I	ST	PORTE<4> 数据输入。
	COM1	х	0	ANA	LCD 公共端 1 的输出;禁止所有其他输出。
RE5/COM2	RE5	0	0	DIG	LATE<5> 数据输出。
		1	I	ST	PORTE<5> 数据输入。
	COM2	х	0	ANA	LCD 公共端 2 的输出;禁止所有其他输出。
RE6/COM3	RE6	0	0	DIG	LATE<6>数据输出。
		1	ı	ST	PORTE<6> 数据输入。
	COM3	х	0	ANA	LCD 公共端 3 的输出;禁止所有其他输出。
RE7/CCP2/	RE7	0	0	DIG	LATE<7> 数据输出。
SEG31		1	ı	ST	PORTE<7> 数据输入。
	CCP2 ⁽¹⁾	0	0	DIG	CCP2 比较 /PWM 输出;优先于端口数据。
		1	I	ST	CCP2 捕捉输入。
	SEG31	х	0	ANA	LCD 的段 31 模拟输出;禁止数字输出。

图注: O=输出, I=输入, ANA=模拟信号, DIG=数字输出, ST=施密特触发缓冲器输入,

x=无关位(TRIS 位不影响端口方向或在此可忽略)。

注 1: 当 CCP2MX 配置位清零时,对 CCP2 进行其他分配。

表 9-13: 与 PORTE 相关的寄存器汇总

	2 - 0 - 1 - 14 / CH2 - 0 12 HB (EVE)										
名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	复位值 所在页		
PORTE	RE7	RE6	RE5	RE4	RE3	-	RE1	RE0	55		
LATE	LATE7	LATE6	LATE5	LATE4	LATE3	_	LATE1	LATE0	54		
TRISE	TRISE7	TRISE6	TRISE5	TRISE4	TRISE3	_	TRISE1	TRISE0	54		
PORTG	RDPU	REPU	RJPU ⁽¹⁾	RG4	RG3	RG2	RG1	RG0	54		
TRISG	SPIOD	CCP2OD	CCP10D	TRISG4	TRISG3	TRISG2	TRISG1	TRISG0	54		
LCDCON	LCDEN	SLPEN	WERR	_	CS1	CS0	LMUX1	LMUX0	53		
LCDSE3	SE31	SE30	SE29	SE28	SE27	SE26	SE25	SE24	53		

图注: PORTE 不使用阴影单元。

注 1: 在 64 引脚器件上未实现,读为 0。

© 2007 Microchip Technology Inc. 超前信息 DS39770A_CN 第 121 页

9.7 PORTF、LATF 和 TRISF 寄存器

PORTF 是一个7位宽的双向端口。对应的数据方向和输出锁存寄存器是 TRISF 和 LATF。PORTF 上的所有引脚都配有施密特触发输入缓冲器。每个引脚都可被单独配置为输入或输出。

PORTF 与模拟外设功能以及 LCD 段复用。可以通过设置 CMCON 寄存器中相应的位,将 RF1 到 RF6 引脚用作比较器输入或输出。要将 RF6:RF3 用作数字输入,还必须关闭比较器。

- 注 1: 当器件复位时,引脚RF6:RF1被配置为模拟输入并读为 0。
 - **2**: 要将 PORTF 配置为数字 I/O, 可以关闭比较器并设置 ADCON1 的值。

PORTF 也与 LCD 段驱动复用,并受 LCDSE2 和 LCDSE3 寄存器中的位控制。仅当禁止该段时,才能使用 I/O 端口功能。

例 9-6:		初始化 PORTF
CLRF	PORTF	; Initialize PORTF by
		; clearing output
		; data latches
CLRF	LATF	; Alternate method
		; to clear output
		; data latches
MOVLW	07h	;
MOVWF	CMCON	; Turn off comparators
MOVLW	0Fh	;
MOVWF	ADCON1	; Set PORTF as digital I/O
MOVLW	0CEh	; Value used to
		; initialize data
		; direction
MOVWF	TRISF	; Set RF3:RF1 as inputs
		; RF5:RF4 as outputs
		; RF7:RF6 as inputs

表 9-14: PORTF 功能

引脚名称	功能	TRIS 设置	I/O	I/O 类型	说明					
RF1/AN6/C2OUT/	RF1	0	0	DIG	LATF<1> 数据输出;不受模拟输入影响。					
SEG19		1		ST	PORTF<1> 数据输入; 当使能模拟输入时被禁止。					
	AN6	1	I	ANA	A/D 输入通道 6。 POR 时的默认配置。					
	C2OUT	0	0	DIG	比较器 2 的输出;优先于端口数据。					
	SEG19	х	0	ANA	LCD 段 19 的输出;禁止所有其他引脚功能。					
RF2/AN7/C1OUT/										
SEG20		1	I	ST	PORTF<2> 数据输入; 当使能模拟输入时被禁止。					
	AN7	1	I	ANA	A/D 输入通道 7。 POR 时的默认配置。					
	C1OUT	0	0	DIG	比较器 1 的输出,优先于端口数据。					
	SEG20	х	0	ANA	LCD 段 20 的输出;禁止所有其他引脚功能。					
RF3/AN8/SEG21	RF3	0	0	DIG	LATF<3> 数据输出;不受模拟输入影响。					
		1	I	ST	PORTF<3> 数据输入; 当使能模拟输入时被禁止。					
	AN8	1	I	ANA	A/D 输入通道 8 和比较器 C2+ 输入。 POR 时的默认输入配置,不受模拟输出影响。					
	SEG21	х	0	ANA	LCD 段 21 的输出;禁止所有其他引脚功能。					
RF4/AN9/SEG22	RF4	0	0	DIG	LATF<4> 数据输出;不受模拟输入影响。					
		1	ı	ST	PORTF<4>数据输入;当使能模拟输入时被禁止。					
	AN9	1	-	ANA	A/D 输入通道 9 和比较器 C2- 输入。 POR 时的默认输入配置;不影响数字输出。					
	SEG22	х	0	ANA	LCD 段 22 的输出;禁止所有其他引脚功能。					
RF5/AN10/CVREF/ SEG23	RF5	0	0	DIG	LATF<5> 数据输出;不受模拟输入影响。当使能 CVREF 输出时被禁止。					
		1	I	ST	PORTF<5> 数据输入; 当使能模拟输入时被禁止。当使能 CVREF 输出时被禁止。					
	AN10	1	I	ANA	A/D 输入通道 10 和比较器 C1+ 输入。 POR 时的默认输入配置。					
	CVREF	х	0	ANA	比较器参考电压输出。使能该功能将禁止数字 I/O。					
	SEG23	х	0	ANA	LCD 段 23 的输出;禁止所有其他引脚功能。					
RF6/AN11/SEG24	RF6	0	0	DIG	LATF<6> 数据输出:不受模拟输入影响。					
		1	I	ST	PORTF<6> 数据输入; 当使能模拟输入时被禁止。					
	AN11	1	I	ANA	A/D 输入通道 11 和比较器 C1- 输入。 POR 时的默认输入配置;不影响数字输出。					
	SEG24	х	0	ANA	LCD 段 24 的输出;禁止所有其他引脚功能。					
RF7/AN5/SS/	RF7	0	0	DIG	LATF<7> 数据输出;不受模拟输入影响。					
SEG25		1	I	ST	PORTF<7> 数据输入; 当使能模拟输入时被禁止。					
	AN5	1	I	ANA	A/D 输入通道 5。 POR 时的默认配置。					
	SS	1	I	TTL	MSSP 模块的从动选择输入。					
	SEG25	х	0	ANA	LCD 段 25 的输出;禁止所有其他引脚功能。					

图注: O = 输出, I = 输入, ANA = 模拟信号, DIG = 数字输出, ST = 施密特触发缓冲器输入, TTL = TTL 缓冲器输入, x = 无关位 (TRIS 位不影响端口方向或在此可忽略)。

© 2007 Microchip Technology Inc. 超前信息 DS39770A_CN 第 123 页

表 9-15: 与 PORTF 相关的寄存器汇总

名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	复位值 所在页
PORTF	RF7	RF6	RF5	RF4	RF3	RF2	RF1	_	54
LATF	LATF7	LATF6	LATF5	LATF4	LATF3	LATF2	LATF1	_	54
TRISF	TRISF7	TRISF6	TRISF5	TRISF4	TRISF3	TRISF2	TRISF1	_	54
ADCON1	_	_	VCFG1	VCFG0	PCFG3	PCFG2	PCFG1	PCFG0	53
CMCON	C2OUT	C1OUT	C2INV	C1INV	CIS	CM2	CM1	CM0	53
CVRCON	CVREN	CVROE	CVRR	CVRSS	CVR3	CVR2	CVR1	CVR0	53
LCDSE2	SE23	SE22	SE21	SE20	SE19	SE18	SE17	SE16	53
LCDSE3	SE31	SE30	SE29	SE28	SE27	SE26	SE25	SE24	53

图注: — = 未用,读为 0。PORTF 不使用阴影单元。

9.8 PORTG、TRISG 和 LATG 寄存器

PORTG 是一个5位宽的双向端口。对应的数据方向和输出锁存寄存器是 TRISG 和 LATG。 PORTG 上的所有引脚都是仅数字引脚,并且可以承受高达 5.5V 的电压。

PORTG 与 AUSART 和 LCD 功能复用(表 9-16)。当用作 I/O 时,所有 PORTG 引脚都配有施密特触发输入缓冲器。当 AUSART 有效时,RG1 引脚还可配置为漏极开路输出。通过将 U2OD 控制位(LATG<7>)置 1 选择漏极开路配置。

RG4 与 LCD 段驱动复用,受 LCDSE2 寄存器中的位控制。仅当禁止该段时,才能使用 I/O 端口功能。

RG3 和 RG2 与 LCD 电荷泵的 VLCAP 引脚复用, RG0 与 LCDBIAS0 偏置电压输入复用。当这些引脚用于产生 LCD 偏置时, I/O 和其他功能不可用。

当使能外设功能时,应小心定义每个 PORTG 引脚的 TRIS 位。有些外设会无视 TRIS 位的设置,将引脚定义为输出引脚或输入引脚。用户应该查阅相应的外设章节来正确设置TRIS位。引脚改写值未装入TRIS 寄存器中。这将允许对 TRIS 寄存器执行读一修改一写操作而无需担心外设的改写。

尽管端口本身只有5位宽,PORTG<7:5>位仍然可控制与PORTD、PORTE和PORTJ相关的I/O端口上的弱上拉电路。将这些位置1可使能各自端口的上拉功能。

TRISG 和 LATG 大多数相应位实现为 CCP1、CCP2 和 SPI(TRISG<7:5>),以及 USART(LATG<7:6>)的 漏极开路控制位。通过将这些位置 1 可将对应模块的输出引脚配置为漏极开路操作。未实现 LATG<5>。

例 9-7:	初始化 PORTG

CLRF	PORTG	; Initialize PORTG by ; clearing output
		; data latches
CLRF	LATG	; Alternate method
		; to clear output
		; data latches
MOVLW	04h	; Value used to
		; initialize data
		; direction
MOVWF	TRISG	; Set RG1:RG0 as outputs
		; RG2 as input
		; RG4:RG3 as inputs

© 2007 Microchip Technology Inc. 超前信息 DS39770A_CN 第 125页

表 9-16: PORTG 功能

引脚名称	功能	TRIS 设置	I/O	I/O 类型	说明
RG0/LCDBIAS0	RG0	0	0	DIG	LATG<0> 数据输出。
		1	I	ST	PORTG<0> 数据输入。
	LCDBIAS0	х	I	ANA	LCD 模块偏置电压输入。
RG1/TX2/CK2	RG1	0	0	DIG	LATG<1> 数据输出。
		1	ı	ST	PORTG<1> 数据输入。
	TX2	1	0	DIG	同步串行数据输出 (AUSART 模块);优先于端口数据。
	CK2	1	0	DIG	同步串行数据输入 (AUSART 模块);用户必须将其配置为输入。
		1	ı	ST	同步串行时钟输入 (AUSART 模块)。
RG2/RX2/DT2/V	RG2	0	0	DIG	LATG<2> 数据输出。
LCAP1		1	I	ST	PORTG<2> 数据输入。
	RX2	1	I	ST	异步串行接收数据输入(ASART 模块)。
	DT2	1	0	DIG	同步串行数据输出 (AUSART 模块); 优先于端口数据。
		1	I	ST	同步串行数据输入 (AUSART 模块);用户必须将其配置为输入。
	VLCAP1	х	I	ANA	LCD 电荷泵电容输入。
RG3/VLCAP2	RG3	0	0	DIG	LATG<3> 数据输出。
		1	I	ST	PORTG<3> 数据输入。
	VLCAP2	х	I	ANA	LCD 电荷泵电容输入。
RG4/SEG26	RG4	0	0	DIG	LATG<4> 数据输出。
		1	I	ST	PORTG<4> 数据输入。
	SEG26	х	0	ANA	LCD 段 26 的输出;禁止所有其他引脚功能。

图注: O =输出,I =输入,ANA =模拟信号,DIG =数字输出,ST =施密特触发缓冲器输入,

表 9-17: 与 PORTG 相关的寄存器汇总

名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	复位值 所在页
PORTG	RDPU	REPU	RJPU ⁽¹⁾	RG4	RG3	RG2	RG1	RG0	54
LATG	U2OD	U10D	_	LATG4	LATG3	LATG2	LATG1	LATG0	54
TRISG	SPIOD	CCP2OD	CCP10D	TRISG4	TRISG3	TRISG2	TRISG1	TRISG0	54
LCDSE3	SE31	SE30	SE29	SE28	SE27	SE26	SE25	SE24	53

图注: — = 未用, 读为 0。 PORTG 不使用阴影单元。

注 1: 在64 引脚器件上未实现,读为0。

x = 无关位 (TRIS 位不影响端口方向或在此可忽略)。

9.9 PORTH、LATH 和 TRISH 寄存器

注: PORTH 仅在 80 引脚器件上可用。

PORTH 是一个 8 位宽的双向 I/O 端口。对应的数据方向和输出锁存寄存器是 TRISH 和 LATH。所有引脚都是仅数字引脚,并且可以承受高达 5.5V 的电压。

PORTH 上的所有引脚都配有施密特触发输入缓冲器。每个引脚都可被单独配置为输入或输出。

所有 PORTH 引脚与 LCD 段驱动复用,受 LCDSE5 寄存器控制。仅当禁止该段时,才能使用 I/O 端口功能。

例 9-8:		初始化 PORTH
CLRF	PORTH	; Initialize PORTH by
		; clearing output
		; data latches
CLRF	LATH	; Alternate method
		; to clear output
		; data latches
MOVLW	0Fh	; Configure PORTH as
MOVWF	ADCON1	; digital I/O
MOVLW	0CFh	; Value used to
		; initialize data
		; direction
MOVWF	TRISH	; Set RH3:RH0 as inputs
		; RH5:RH4 as outputs
		; RH7:RH6 as inputs

© 2007 Microchip Technology Inc. 超前信息 DS39770A_CN 第 127 页

表 9-18: PORTH 功能

引脚名称	功能	TRIS 设置	I/O	I/O 类型	说明
RH0/SEG47	RH0	0	0	DIG	LATH<0> 数据输出。
		1	I	ST	PORTH<0> 数据输入。
	SEG47	х	0	ANA	LCD 段 47 的输出;禁止所有其他引脚功能。
RH1/SEG46	RH1	0	0	DIG	LATH<1> 数据输出。
		1	I	ST	PORTH<1> 数据输入。
	SEG46	х	0	ANA	LCD 段 46 的输出;禁止所有其他引脚功能。
RH2/SEG45	RH2	0	0	DIG	LATH<2> 数据输出。
		1	I	ST	PORTH<2> 数据输入。
	SEG45	х	0	ANA	LCD 段 45 的输出;禁止所有其他引脚功能。
RH3/SEG44	RH3	0	0	DIG	LATH<3> 数据输出。
		1	I	ST	PORTH<3> 数据输入。
	SEG44	х	0	ANA	LCD 段 44 的输出;禁止所有其他引脚功能。
RH4/SEG40	RH4	0	0	DIG	LATH<4>数据输出。
		1	I	ST	PORTH<4> 数据输入。
	SEG40	х	0	ANA	LCD 段 40 的输出;禁止所有其他引脚功能。
RH5/SEG41	RH5	0	0	DIG	LATH<5> 数据输出。
		1	I	ST	PORTH<5> 数据输入。
	SEG41	х	0	ANA	LCD 段 41 的输出;禁止所有其他引脚功能。
RH6/SEG42	RH6	0	0	DIG	LATH<6>数据输出。
		1	I	ST	PORTH<6> 数据输入。
	SEG42	х	0	ANA	LCD 段 42 的输出;禁止所有其他引脚功能。
RH7/SEG43	RH7	0	0	DIG	LATH<7> 数据输出。
		1	I	ST	PORTH<7> 数据输入。
	SEG43	х	0	ANA	LCD 段 43 的输出;禁止所有其他引脚功能。

图注: O = 输出, I = 输入, ANA = 模拟信号, DIG = 数字输出, ST = 施密特触发缓冲器输入,

x =无关位(TRIS 位不影响端口方向或在此可忽略)。

表 9-19: 与 PORTH 相关的寄存器汇总

-pc	•	2 - 0 - 1 - 1 - 1 - 1 - 1 - 1 - 1 - 1 - 1								
名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	复位值 所在页	
PORTH	RH7	RH6	RH5	RH4	RH3	RH2	RH1	RH0	54	
LATH	LATH7	LATH6	LATH5	LATH4	LATH3	LATH2	LATH1	LATH0	54	
TRISH	TRISH7	TRISH6	TRISH5	TRISH4	TRISH3	TRISH2	TRISH1	TRISH0	54	
LCDSE5	SE47	SE46	SE45	SE44	SE43	SE42	SE41	SE40	53	

9.10 PORTJ、TRISJ和 LATJ 寄存器

注: PORTJ 仅在 80 引脚器件上可用。

PORTJ 是一个 8 位宽的双向端口。对应的数据方向和输出锁存寄存器是 TRISJ 和 LATJ。PORTJ 上的所有引脚都是仅数字引脚,并且可以承受高达 5.5V 的电压。

PORTJ 上的所有引脚都配有施密特触发输入缓冲器。每个引脚都可被单独配置为输入或输出。

注: 这些引脚在任何器件复位时都被配置为数字输入引脚。

除 RJ0 外的所有 PORTJ 引脚均与 LCD 段驱动复用,受 LCDSE4 寄存器控制。仅当禁止这些段时,才能使用这些引脚上的 I/O 端口功能。

PORTJ 的每个引脚都具有内部弱上拉电路。提供上拉电路是为了保证上电时外部存储器接口输入为一个已知状态。单个控制位可以关闭所有上拉电路。可以通过清零 RJPU 位(PORTG<5>)来实现。当端口引脚被配置为输出时,其弱上拉电路会自动切断。发生任何器件复位时,上拉功能会被禁止。

例 9-9: 初始化 PORTJ

CLRF	PORTJ	; Initialize PORTJ by
		; clearing output latches
CLRF	LATJ	; Alternate method
		; to clear output latches
MOVLW	0CFh	; Value used to
		; initialize data
		; direction
MOVWF	TRISJ	; Set RJ3:RJ0 as inputs
		; RJ5:RJ4 as output
		; RJ7:RJ6 as inputs

© 2007 Microchip Technology Inc. 超前信息 DS39770A_CN 第 129 页

表 9-20: PORTJ 功能

引脚名称	功能	TRIS 设置	I/O	I/O 类型	说明
RJ0	RJ0	0	0	DIG	LATJ<0> 数据输出。
		1	I	ST	PORTJ<0>数据输入。
RJ1/SEG33	RJ1	0	0	DIG	LATJ<1> 数据输出。
		1	I	ST	PORTJ<1>数据输入。
	SEG33	х	0	ANA	LCD 段 33 的输出;禁止所有其他引脚功能。
RJ2/SEG34	RJ2	0	0	DIG	LATJ<2> 数据输出。
		1	I	ST	PORTJ<2> 数据输入。
	SEG34	х	0	ANA	LCD 段 34 的输出;禁止所有其他引脚功能。
RJ3/SEG35	RJ3	0	0	DIG	LATJ<3> 数据输出。
		1	- 1	ST	PORTJ<3> 数据输入。
	SEG35	х	0	ANA	LCD 段 35 的输出;禁止所有其他引脚功能。
RJ4/SEG39	RJ4	0	0	DIG	LATJ<4> 数据输出。
		1	- 1	ST	PORTJ<4>数据输入。
	SEG39	х	0	ANA	LCD 段 39 的输出;禁止所有其他引脚功能。
RJ5/SEG38	RJ5	0	0	DIG	LATJ<5> 数据输出。
		1	- 1	ST	PORTJ<5> 数据输入。
	SEG38	х	0	ANA	LCD 段 38 的输出;禁止所有其他引脚功能。
RJ6/SEG37	RJ6	0	0	DIG	LATJ<6> 数据输出。
		1	- 1	ST	PORTJ<6>数据输入。
	SEG37	х	0	ANA	LCD 段 37 的输出;禁止所有其他引脚功能。
RJ7/SEG36	RJ7	0	0	DIG	LATJ<7> 数据输出。
		1	I	ST	PORTJ<7> 数据输入。
	SEG36	х	0	ANA	LCD 段 36 的输出;禁止所有其他引脚功能。

图注: O=输出, I=输入, ANA=模拟信号, DIG=数字输出, ST=施密特触发缓冲器输入,

x=无关位(TRIS 位不影响端口方向或在此可忽略)。

表 9-21: 与 PORTJ 相关的寄存器汇总

	2 : 0:1:0 HV(H2:4) 13 HH(TC)C								
名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	复位值 所在页
PORTJ	RJ7	RJ6	RJ5	RJ4	RJ3	RJ2	RJ1	RJ0	54
LATJ	LATJ7	LATJ6	LATJ5	LATJ4	LATJ3	LATJ2	LATJ1	LATJ0	54
TRISJ	TRISJ7	TRISJ6	TRISJ5	TRISJ4	TRISJ3	TRISJ2	TRISJ1	TRISJ0	54
PORTG	RDPU	REPU	RJPU ⁽¹⁾	RG4	RG3	RG2	RG1	RG0	54
LCDSE4	SE39	SE38	SE37	SE36	SE35	SE34	SE33	SE32	53

图注: PORTJ 不使用阴影单元。

注 1: 在 **64** 引脚器件上未实现,读为 0。

10.0 TIMER0 模块

Timer0 模块具有以下特性:

- 可由软件选择作为 8 位或 16 位定时器 / 计数器
- 可读写寄存器
- 专用的 8 位软件可编程预分频器
- 可选的时钟源 (内部或外部)
- 外部时钟的边沿选择
- 溢出时中断

寄存器 10-1: TOCON: TIMERO 控制寄存器

T0CON 寄存器 (寄存器 10-1) 控制该模块操作的所有方面,包括预分频比的选择;它是可读写的。

图 10-1 给出了 8 位模式下 Timer0 模块的简化框图。图 10-2 给出了16 位模式下 Timer0 模块的简化框图。

R/W-1	R/W-1	R/W-1	R/W-1	R/W-1	R/W-1	R/W-1	R/W-1
TMR00N	T08BIT	T0CS	T0SE	PSA	T0PS2	T0PS1	T0PS0
bit 7							bit 0

图注:			
R = 可读位	W = 可写位	U = 未用位,读为 0	
-n = POR 值	1 = 置 1	0 = 清零	x = 未知

bit 7 TMROON: Timer0 开 / 关控制位

1 = 使能 Timer0 0 = 停止 Timer0

bit 6 T08BIT: Timer0 8 位 /16 位控制位

1 = Timer0 被配置为 8 位定时器 / 计数器 0 = Timer0 被配置为 16 位定时器 / 计数器

bit 5 TOCS: Timer0 时钟源选择位

1 = T0CKI 引脚上的传输信号

0 = 内部指令周期时钟 (CLKO)

bit 4 TOSE: Timer0 时钟源边沿选择位

1 = 在 T0CKI 引脚上电平的下降沿递增

0 = 在 TOCKI 引脚上电平的上升沿递增

bit 3 PSA: Timer0 预分频器分配位

1 = 未分配 Timer0 预分频器。 Timer0 时钟输入不经过预分频器。

0 = 已分配 Timer0 预分频器。 Timer0 时钟输入来自预分频器的输出。

bit 2-0 TOPS2:TOPS0: Timer0 预分频值选择位

111 = 1:256 预分频值

110 = 1:128 预分频值

101 = 1:64 预分频值

100 = 1:32 预分频值

011 = 1:16 预分频值

010 = 1:8 预分频值

001 = 1:4 预分频值

000 = 1:2 预分频值

10.1 Timer0 工作原理

Timer0既可用作定时器也可用作计数器。可通过TOCS 位(TOCON<5>)来选择模式。在定时器模式下(TOCS = 0),该模块在每个时钟周期计时都会递增(默认情况下),除非选择了其他预分频值(见**第 10.3 节 "预分频器"**)。如果写入 TMRO 寄存器,那么在随后的两个指令周期内,计时都不再递增。用户可通过将调整值写入 TMRO 寄存器来避开这一问题。


通过将 TOCS 位置 1 (= 1)选择计数器模式。在该模式下,Timer0 可在 RA4/TOCKI 引脚上信号的每个上升沿或下降沿递增。递增边沿由 Timer0 时钟源边沿选择位 TOSE (TOCON<4>)决定。清零该位即选择上升沿。下面讨论外部时钟输入的限制条件。


可以使用外部时钟源来驱动 Timer0。但是,必须满足一定要求,以确保外部时钟和内部相位时钟(Tosc)保持同步。在同步之后,定时器 / 计数器仍需要一定的延时才会引发递增操作。

10.2 Timer0 的 16 位读写模式

TMROH 并不是 16 位模式下 TimerO 的高字节,而是被缓存的 TimerO 高字节,不可以被直接读写(见图 10-2)。在读 TMROL 时使用 TimerO 高字节的内容更新 TMROH。这样可以一次读取 TimerO 的全部 16 位,而无需验证读到的高字节和低字节的有效性(在连续读取高字节和低字节时,由于可能存在进位,因此需要验证读到的高字节和低字节的有效性)。

同样,写入 Timer0 的高字节也是通过 TMR0H 缓冲寄存器来操作的。在写入 TMR0L 的同时,使用 TMR0H 的内容更新 Timer0 的高字节。这样一次就可以完成 Timer0 全部 16 位的更新。





10.3 预分频器

Timer0 模块的预分频器为一个 8 位计数器。该预分频器 不可直接读写。通过 PSA 和 TOPS2:TOPS0 位 (TOCON<3:0>)进行预分频器的分配和设定预分频比 值。

将 PSA 位清零可将预分频器分配给 Timer0 模块。预分频值可以在 1:2 到 1:256 之间进行选择,以 2 的整数次幂递增。

如果将预分频器分配给 Timer0 模块,所有写入 TMR0 寄存器的指令(例如,CLRF TMR0、MOVWF TMR0 和BSF TMR0等),都会将预分频器的计数值清零。

如果将预分频器分配给 Timer0,写入 TMR0 会将预分频器的计数值清零,但不会改变预分频器的分配。

10.3.1 切换预分频器的分配

预分频器的分配完全由软件控制,并且在程序执行期间可以随时更改。

10.4 Timer0 中断

8 位模式下的 TMRO 寄存器从 FFh 到 00h 发生溢出,或 16 位模式下的 TMRO 从 FFFFh 到 0000h 发生溢出时, 将产生 TMRO 中断。这种溢出会使 TMROIF 标志位置 1。可以通过清零 TMROIE 位(INTCON<5>)来屏蔽 该中断。在重新允许该中断前,必须在中断服务程序中用软件清零 TMROIF 位。

由于 Timer0 在休眠模式下是关闭的,所以 TMR0 中断 无法将处理器从休眠状态唤醒。

表 10-1: 与 TIMER0 相关的寄存器

名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	复位值 所在页	
TMR0L	Timer0 寄存器的低字节									
TMR0H	Timer0 寄存	TimerO 寄存器的高字节								
INTCON	GIE/GIEH	PEIE/GIEL	TMR0IE	INT0IE	RBIE	TMR0IF	INT0IF	RBIF	51	
T0CON	TMR00N	T08BIT	T0CS	T0SE	PSA	T0PS2	T0PS1	T0PS0	52	
TRISA	TRISA7 ⁽¹⁾	TRISA6 ⁽¹⁾	TRISA5	TRISA4	TRISA3	TRISA2	TRISA1	TRISA0	54	

图注: — = 未用, 读为 0。 Timer 0 不使用阴影单元。

1: 仅当内部振荡器被选作默认时钟源(FOSC2 配置位 = 0)时, RA6/RA7 及其相关的锁存和方向位才能被配置为端口引脚; 否则,这些位将被禁止且读为 0。

© 2007 Microchip Technology Inc. 超前信息 DS39770A_CN 第 133 页

注:

11.0 TIMER1 模块

Timer1 定时器 / 计数器模块具有以下特性:

- 可由软件选择作为 16 位定时器或计数器
- 可读写的 8 位寄存器 (TMR1H 和 TMR1L)
- 可选择器件时钟或 Timer1 内部振荡器作为时钟源 (内部或外部)
- 溢出时中断
- · CCP 特殊事件触发模块复位
- 器件时钟状态标志位 (T1RUN)

图 11-1 给出了 Timer1 模块的简化框图。图 11-2 给出了 此模块在读写模式下的工作原理框图。

此模块自身带有低功耗振荡器可提供额外的时钟选项。 Timer1 振荡器也可作为单片机处于节能状态时的低功 耗时钟源。

仅需极少量外部元件和代码开销, Timer1 就可为应用提供实时时钟(RTC)。

Timer1 由 T1CON 控制寄存器 (寄存器 11-1) 控制。 该寄存器还包含 Timer1 振荡器使能位(T1OSCEN)。 可以通过将控制位 TMR1ON(T1CON<0>)置 1 或清 零来使能或禁止 Timer1。

寄存器 11-1: T1CON: TIMER1 控制寄存器

R/W-0	R-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
RD16	T1RUN	T1CKPS1	T1CKPS0	T10SCEN	T1SYNC	TMR1CS	TMR10N
bit 7							bit 0

图注:			
R = 可读位	W = 可写位	U = 未用位,读为 0	
-n = POR 值	1 = 署 1	0 = 清零	x = 未知

bit 7 RD16: 16 位读 / 写模式使能位

1 = 使能 Timer1 通过一次 16 位操作进行寄存器读 / 写 0 = 使能 Timer1 通过两次 8 位操作进行寄存器读 / 写

bit 6 T1RUN: Timer1 系统时钟状态位

1 = 器件时钟由 Timer1 振荡器产生 0 = 器件时钟由另一个时钟源产生

bit 5-4 T1CKPS1:T1CKPS0: Timer1 输入时钟预分频值选择位

11 = 1:8 预分频值 10 = 1:4 预分频值 01 = 1:2 预分频值 00 = 1:1 预分频值

bit 3 T1OSCEN: Timer1 振荡器使能位

1 = 使能 Timer1 振荡器 0 = 关闭 Timer1 振荡器

关闭振荡器的反相器和反馈电阻以降低功耗。

bit 2 T1SYNC: Timer1 外部时钟输入同步选择位

当 TMR1CS = 1 时: 1 = 不同步外部时钟输入 0 = 同步外部时钟输入

<u>当 TMR1CS = 0 时:</u>

该位为无关位。当 TMR1CS = 0 时, Timer1 使用内部时钟。

bit 1 TMR1CS: Timer1 时钟源选择位

1 = 使用 RC0/T10SO/T13CKI 引脚上的外部时钟 (上升沿计数)

0 = 内部时钟 (Fosc/4)

bit 0 TMR1ON: Timer1 使能位

1 = 使能 Timer1 0 = 停止 Timer1

11.1 Timer1 工作原理

Timer1 可在以下模式工作:

- 定时器
- 同步计数器
- 异步计数器

工作模式由时钟选择位 TMR1CS (T1CON<1>)决定。 当 TMR1CS 清零 (= 0) 时, Timer1 在每个内部指令 周期 (Fosc/4) 递增。当该位置 1 时, Timer1 在 Timer1 外部时钟输入信号或 Timer1 振荡器输出信号 (如果使 能)的每个上升沿递增。

当使能 Timer1 时, RC1/T1OSI 和 RC0/T1OSO/T13CKI 引脚变为输入引脚。这意味着 TRISC<1:0> 的值被忽略 并且这些引脚将读为 0。

图 11-1: TIMER1 框图 (8 位模式)





图 11-2: TIMER1 框图 (16 位读 / 写模式)



11.2 Timer1 的 16 位读 / 写模式

可将 Timer1 配置为 16 位读写模式 (见图 11-2)。当 RD16 控制位 (T1CON<7>)置 1 时,TMR1H 的地址 被映射到 Timer1 的高字节缓冲寄存器。读 TMR1L 将把 Timer1的高字节的内容装入Timer1高字节缓冲寄存器。这种方式使用户可以精确地读取 Timer1 的全部 16 位,而不需要像先读高字节再读低字节那样,由于两次读取之间可能存在进位,而不得不验证读取的有效性。

写 Timer1 的高字节也必须通过 TMR1H 缓冲寄存器进行。在写入 TMR1L 的同时,使用 TMR1H 的内容更新 Timer1 的高字节。这样允许用户将 16 位值一次写入 Timer1 的高字节和低字节。

在该模式下不能直接读写 Timer1 的高字节。所有读写都必须通过 Timer1 高字节缓冲寄存器来进行。写入 TMR1H 不会清零 Timer1 预分频器。只有在写 TMR1L 时才会清零该预分频器。

11.3 Timer1 振荡器

片上晶体振荡器电路连接在 T1OSI (输入) 引脚和 T1OSO (放大器输出) 引脚之间。可以通过将 Timer1 振荡器使能位 T1OSCEN (T1CON<3>) 置 1 来使能该振荡电路。该振荡电路是一种低功耗电路,它采用了额定振荡频率为 32 kHz 的晶振。在所有功耗管理模式下都可继续运行。图 11-3 所示是典型的 LP 振荡器电路。表 11-1 给出了供 Timer1 振荡器选择的电容值。

用户必须提供软件延时来确保 Timer1 振荡器的正常起振。

图 11-3: TIMER1 LP振荡器的外部元件




表 11-1: TIMER1 振荡器的电容选择 (2,3,4)

PC 11 11		AVIN HIHA OF	7071
振荡器类型	频率	C1	C2
LP	32.768 kHz	27 pF ⁽¹⁾	27 pF ⁽¹⁾

注 1: Microchip 建议将该值作为验证振荡电路的起始点。

- 2: 电容越大,振荡器越稳定,但起振时间越长
- **3.** 因为每种谐振器 / 晶振都有其自身特性,用户应当向谐振器 / 晶振制造厂商询问外部元件的适当值。
- 4: 上述电容值仅供设计参考。

11.3.1 使用 TIMER1 作为时钟源

在功耗管理模式下也可以将 Timer1 振荡器用作时钟源。通过将系统时钟选择位 SCS1:SCS0 (OSCCON<1:0>)设置为 01,器件可以切换到 SEC_RUN 模式,CPU 和外设都可以用 Timer1振荡器作为时钟源。如果 IDLEN 位(OSCCON<7>)被清零并且执行了 SLEEP 指令,器件将进入 SEC_IDLE 模式。更多详细信息,请参见第 3.0 节"功耗管理模式"。

无论何时将 Timer1 振荡器用作时钟源,Timer1 系统时钟状态标志位 T1RUN(T1CON<6>)均会置 1。这可用于确定控制器的当前时钟模式。该位也可指示故障保护时钟监视器当前正使用的时钟源。如果使能了故障保护时钟监视器并且 Timer1 振荡器在提供时钟信号时发生了故障,查询 T1RUN 位可以确定时钟源是 Timer1 振荡器还是其他时钟源。

© 2007 Microchip Technology Inc. 超前信息 DS39770A_CN 第 137 页


11.3.2 TIMER1 振荡器布线注意事项

Timer1 振荡器电路在工作期间仅消耗极少的电流。鉴于 此振荡器的低功耗特性,它对附近变化较快的信号比较 敏感。

如图 11-3 所示,振荡电路应该尽可能靠近单片机。除了 Vss 或 VDD 外,在该振荡电路区域内不应有其他电路。

如果必须要在该振荡器附近布置高速电路(如输出比较模式或 PWM 模式的 CCP1 引脚,或使用 OSC2 引脚的主振荡器),那么在该振荡电路周围布置接地保护环(如图 11-4 所示),对于单面 PCB 板或外加接地层的电路板来讲可能会有帮助。

图 11-4: 带有接地保护环的振荡电路



11.4 Timer1 中断

TMR1 寄存器对(TMR1H:TMR1L)从 0000h 开始,增加到 FFFFh,然后溢出返回到 0000h 重新开始计数。如果允许了 Timer1 中断,则溢出时会产生 Timer1 中断,并由中断标志位 TMR1IF(PIR1<0>)捕捉。可以通过对 Timer1 中断允许位 TMR1IE(PIE1<0>)置 1 或清零来允许或禁止该中断。

11.5 使用 CCP 特殊事件触发信号复位 Timer1

如果 CCP1 或 CCP2 配置为在比较模式下产生特殊事件触发信号(CCPxM3:CCPxM0 = 1011),该信号将复位 Timer3。如果使能了 A/D 模块,来自 CCP2 的触发信号 还将启动 A/D 转换(更多信息,请参见**第 14.3.4 节 "特殊事件触发器"**)。

要使用这一功能,必须将模块配置为定时器或同步计数器。在这种情况下,CCPRxH:CCPRxL 这对寄存器实际上变成了Timer1的周期寄存器。

如果 Timer1 在异步计数器模式下运行,复位操作可能不起作用。

如果 Timer1 的写操作和特殊事件触发同时发生,则写操作优先。

注: CCPx 模块产生的特殊事件触发信号不会 将 TMR1IF 中断标志位 (PIR1<0>) 置 1。

11.6 使用 Timer1 作为实时时钟

为 Timer1 外接一个 LP 振荡器(如**第 11.3 节 "Timer1 振荡器"**中所述),可以允许用户在他们的应用中包括 RTC 功能。只需通过一个提供精确时基的廉价时钟晶振 以及几行计算时间的应用程序代码就可实现这一功能。 当器件在休眠模式下工作并使用电池或超大容量电容作 为电源时,可省去另外的 RTC 器件和备用电池。

应用代码程序 RTCisr (如例 11-1 所示),演示了使用中断服务程序以 1 秒的间隔递增计数器的简单方法。将TMR1 寄存器对的值递增直至溢出将触发中断并调用中断服务程序,该程序会使秒计数器加 1,其他的分钟和小时计数器则会在前面的计数器溢出时加 1。

由于这对寄存器为 16 位宽,因此使用 32.768 kHz 时钟,将其计数到溢出需要 2 秒。要使溢出按所需的 1 秒间隔进行,必须预先装载这对寄存器。最简单的方法是使用 BSF 指令将 TMR1H 的最高有效位置 1。请注意决不要预先加载或改变 TMR1L 寄存器,这样做可能会引起多个周期的累积错误。

要使此方法精确,Timer1必须工作于异步模式且必须允许 Timer1溢出中断 (PIE1<0>=1),如程序 RTCinit 所示。同时 Timer1 振荡器也必须被使能并始终运行。

例 11-1: 使用 TIMER1 中断服务实现实时时钟

```
RTCinit
          MOVLW 80h
                              ; Preload TMR1 register pair
          MOVWF TMR1H
                             ; for 1 second overflow
          CLRF TMR1L
          MOVLW b'00001111'; Configure for external clock,
          MOVWF T1CON
                             ; Asynchronous operation, external oscillator
         CLRF secs
                             ; Initialize timekeeping registers
               mins
          CLRF
          MOVLW
          MOVWF hours
                PIE1, TMR1IE ; Enable Timer1 interrupt
          BSF
          RETURN
RTCisr
               TMR1H, 7
          BSF
                             ; Preload for 1 sec overflow
         BCF
               PIR1, TMR1IF ; Clear interrupt flag
         INCF secs, F ; Increment seconds
          MOVLW .59
                             ; 60 seconds elapsed?
          CPFSGT secs
          RETURN
                             ; No, done
                             ; Clear seconds
         CLRF secs
         INCF mins, F
                             ; Increment minutes
          MOVLW .59
                             ; 60 minutes elapsed?
          CPFSGT mins
          RETURN
                             ; No, done
         CLRF mins
                             ; clear minutes
                             ; Increment hours
          INCF hours, F
          MOVLW
                .23
                             ; 24 hours elapsed?
          CPFSGT hours
          RETURN
                              ; No, done
         CLRF hours
                             ; Reset hours
          RETURN
                              ; Done
```

表 11-2. 与 TIMER1 作为定时器 / 计数器相关的寄存器

<u>10 11-2:</u>	与 Time IXT 作为定时带 / 作 数带相关的负行带								
名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	复位值 所在页
INTCON	GIE/GIEH	PEIE/GIEL	TMR0IE	INT0IE	RBIE	TMR0IF	INT0IF	RBIF	51
PIR1	_	ADIF	RC1IF	TX1IF	SSPIF	_	TMR2IF	TMR1IF	54
PIE1	_	ADIE	RC1IE	TX1IE	SSPIE	-	TMR2IE	TMR1IE	54
IPR1	_	ADIP	RC1IP	TX1IP	SSPIP	I	TMR2IP	TMR1IP	54
TMR1L	Timer1 寄存器的低字节								52
TMR1H	Timer1 寄存器的高字节							52	
T1CON	RD16	T1RUN	T1CKPS1	T1CKPS0	T10SCEN	T1SYNC	TMR1CS	TMR10N	52

图注: Timer1 模块不使用阴影单元。

注:

12.0 TIMER2 模块

Timer2 模块具有以下特性:

- 8 位定时器和周期寄存器(分别为 TMR2 和 PR2)
- 可读写 (以上两个寄存器)
- 可软件编程的预分频器(分频比为1:1、1:4 和1:16)
- 可软件编程的后分频器 (分频比为 1:1 到 1:16)
- TMR2 与 PR2 匹配时产生中断
- 可选作为 MSSP 模块的移位时钟

此模块由 T2CON 寄存器 (寄存器 12-1) 控制,此寄存器使能或禁止定时器并配置预分频器和后分频器。可以通过清零控制位 TMR2ON (T2CON<2>) 关闭 Timer2,以实现功耗最小。

图 12-1 给出了此模块的简化框图。

12.1 Timer2 工作原理

在正常工作模式下,TMR2 从 00h 开始,每个时钟周期(Fosc/4)加 1。4 位计数器 / 预分频器提供了对时钟输入不分频、4 分频和 16 分频三种选项,并可通过预分频控制位 T2CKPS1:T2CKPS0(T2CON<1:0>)进行选择。在每个时钟周期,TMR2的值都会与周期寄存器PR2中的值进行比较。当两个值匹配时,由比较器产生匹配信号作为定时器的输出。此信号也会使 TMR2 的值在下一个周期复位到 00h,并驱动输出计数器 / 后分频器(见第 12.2 节 "Timer2 中断")。

TMR2 和 PR2 寄存器均可直接读写。在任何器件复位时,TMR2 寄存器都会清零,而 PR2 寄存器则初始化为FFh。预分频和后分频计数器均会在发生以下事件时清

- 对 TMR2 寄存器进行写操作
- 对 T2CON 寄存器进行写操作
- 任何器件复位 (上电复位、MCLR 复位、看门狗 定时器复位或欠压复位)

写 T2CON 时 TMR2 不会清零。

寄存器 12-1: T2CON: TIMER2 控制寄存器

U-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
_	T2OUTPS3	T2OUTPS2	T2OUTPS1	T2OUTPS0	TMR2ON	T2CKPS1	T2CKPS0
bit 7							bit 0

图注: R = 可读位 W = 可写位 U = 未用位, 读为 0 -n = POR 值 1 = 置 1 0 = 清零 x = 未知

未用: 读为 0

bit 6-3 T2OUTPS3:T2OUTPS0: Timer2 输出后分频比选择位

0000 = 1:1 后分频比 0001 = 1:2 后分频比

•

1111 = 1:16 后分频比

bit 2 TMR2ON: Timer2 使能位

1 = 使能 Timer2 0 = 关闭 Timer2

bit 1-0 T2CKPS1:T2CKPS0: Timer2 时钟预分频值选择位

00 = 预分频值为 1 01 = 预分频值为 4 1x = 预分频值为 16

12.2 Timer2 中断

Timer2 也可以产生可选的器件中断。 Timer2 输出信号(TMR2 与 PR2 匹配时)为 4 位输出计数器 / 后分频器提供输入。此计数器产生的 TMR2 匹配中断标志位为 TMR2IF(PIR1<1>)。可以通过将 TMR2 匹配中断允许位 TMR2IE(PIE1<1>)置 1 来允许此中断。

可以通过后分频控制位 T2OUTPS3:T2OUTPS0 (T2CON<6:3>) 在 16 个后分频比值选项(从 1:1 到 1:16) 中选择其一。

12.3 Timer2 输出

TMR2 的不经分频的输出主要用于 CCP 模块,它用作 CCP 模块在 PWM 模式下工作时的时基。

还可选择将 Timer2 用作 MSSP 模块在 SPI 模式下工作时的移位时钟源。第16.0节"主控同步串行口(MSSP)模块"中提供了更多信息。

图 12-1: TIMER2 框图




表 12-1: 与 TIMER2 作为定时器 / 计数器相关的寄存器

	4								
名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	复位值 所在页
INTCON	GIE/GIEH	PEIE/GIEL	TMR0IE	INT0IE	RBIE	TMR0IF	INT0IF	RBIF	51
PIR1	_	ADIF	RC1IF	TX1IF	SSPIF	_	TMR2IF	TMR1IF	54
PIE1	_	ADIE	RC1IE	TX1IE	SSPIE	_	TMR2IE	TMR1IE	54
IPR1	1	ADIP	RC1IP	TX1IP	SSPIP	_	TMR2IP	TMR1IP	54
TMR2	Timer2 寄存器								52
T2CON		T2OUTPS3	T2OUTPS2	T2OUTPS1	T2OUTPS0	TMR2ON	T2CKPS1	T2CKPS0	52
PR2	Timer2 周期	寄存器							52

图注: -= 未用,读为 0。Timer2 模块不使用阴影单元。

13.0 TIMER3 模块

Timer3 定时器 / 计数器模块具有以下特性:

- 可由软件选择作为 16 位定时器或计数器
- 可读写的 8 位寄存器 (TMR3H 和 TMR3L)
- 可选择器件时钟或 Timer1 内部振荡器作为时钟源 (内部或外部)
- 溢出时中断
- · CCP 特殊事件触发模块复位

图 13-1 给出了 Timer3 模块的简化框图。图 13-2 给出 了此模块在读写模式下的工作原理框图。

Timer3 模块是通过 T3CON 寄存器 (寄存器 13-1) 来控制的。此寄存器还可用作 CCP 模块的可选时钟源。更多信息,请参见第 14.2.2 节 "Timer1/Timer3 模式选择"。

寄存器 13-1: T3CON: TIMER3 控制寄存器

R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
RD16	T3CCP2	T3CKPS1	T3CKPS0	T3CCP1	T3SYNC	TMR3CS	TMR3ON
bit 7							bit 0

图注:			
R = 可读位	W = 可写位	U = 未用位,读为 0	
-n = POR 值	1 = 置 1	0 = 清零	x = 未知

- bit 7 RD16: 16 位读 / 写模式使能位
 - 1 = 使能 Timer3 通过一次 16 位操作进行寄存器读 / 写
 - 0 = 使能 Timer3 通过两次 8 位操作进行寄存器读 / 写
- bit 6,3 T3CCP2:T3CCP1: CCPx 的时钟源 (Timer3 和 Timer1) 使能位
 - 1x = Timer3 是 CCP 模块的捕捉 / 比较时钟源
 - 01 = Timer3 是 CCP2 的捕捉 / 比较时钟源;
 - Timer1 是 CCP1 的捕捉 / 比较时钟源
 - 00 = Timer1 是 CCP 模块的捕捉 / 比较时钟源
- bit 5-4 T3CKPS1:T3CKPS0: Timer3 输入时钟预分频值选择位
 - 11 = 1:8 预分频值
 - 10 = 1:4 预分频值
 - 01 = 1:2 预分频值
 - 00 = 1:1 预分频值
- bit 2 T3SYNC: Timer3 外部时钟输入同步控制位 (不适用于器件时钟来自 Timer1/Timer3 的场合。)
 - 当 TMR3CS = 1 时:
 - 1=不同步外部时钟输入
 - 0 = 同步外部时钟输入
 - 当 TMR3CS = 0 时:

该位为无关位。当 TMR3CS = 0 时, Timer3 使用内部时钟。

- bit 1 TMR3CS: Timer3 时钟源选择位
 - 1 = 使用 Timer1 振荡器或 T13CKI 引脚信号作为外部时钟输入 (在第一个下降沿之后的上升沿开始计数)
 - 0 = 内部时钟 (Fosc/4)
- bit 0 TMR3ON: Timer3 使能位
 - 1 = 使能 Timer3
 - 0 = 停止 Timer3


13.1 Timer3 工作原理


Timer3 可工作在以下三种模式之一:

- 定时器
- 同步计数器
- 异步计数器

工作模式由时钟选择位 TMR3CS(T3CON<1>)决定。 当 TMR3CS 清零(= 0)时, Timer3 在每个内部指令 周期 (Fosc/4) 递增。当该位置 1 时, Timer3 在 Timer1 外部时钟输入信号或 Timer1 振荡器输出信号(如果使 能)的每个上升沿递增。

当使能 Timer1 时,RC1/T1OSI 和 RC0/T1OSO/T13CKI 引脚变为输入引脚。这意味着 TRISC<1:0> 的值被忽略并且这些引脚将读为 0。





13.2 Timer3 16 位读 / 写模式

可将 Timer3 配置为 16 位读写模式 (见图 13-2)。当 RD16 控制位 (T3CON<7>)置 1 时,TMR3H 的地址 被映射到 Timer3 的高字节缓冲寄存器。读 TMR3L 将把 Timer3的高字节的内容装入Timer3高字节缓冲寄存器。这种方式使用户可以精确地读取 Timer1 的全部 16 位,而不需要像先读高字节再读低字节那样,由于两次读取之间可能存在进位,而不得不验证读取的有效性。

写 Timer3 的高字节也必须通过 TMR3H 缓冲寄存器进行。在写入 TMR3L 的同时,使用 TMR3H 的内容更新 Timer3 的高字节。这样允许用户将 16 位值一次写入 Timer3 的高字节和低字节。

在该模式下不能直接读写 Timer3 的高字节。所有读写都必须通过 Timer3 高字节缓冲寄存器来进行。

写入 TMR3H 不会清零 Timer3 预分频器。只有在写 TMR3L 时才会清零该预分频器。

13.3 使用 Timer1 振荡器作为 Timer3 的 时钟源

Timer1 内部振荡器可用作 Timer3 的时钟源。通过将T1OSCEN (T1CON<3>) 位置 1, 可使能 Timer1 振荡器。要将它用作 Timer3 的时钟源,还必须将 TMR3CS位置 1。如前文所述,这样做也会将 Timer3 配置为在振荡器的每个上升沿递增。

在**第 11.0 节 "Timer1 模块"**中对 Timer1 振荡器进行了描述。

13.4 Timer3 中断

TMR3 寄存器对(TMR3H:TMR3L)从 0000h 开始,增加到 FFFFh,然后溢出返回到 0000h 重新开始计数。如果允许了 Timer3 中断,则溢出时会产生 Timer3 中断,锁存到中断标志位 TMR3IF(PIR2<1>)。可以通过对 Timer3 中断允许位 TMR3IE(PIE2<1>)置 1 或清零来允许或禁止该中断。

13.5 使用 CCP 特殊事件触发信号复位 Timer3

如果 CCP1 或 CCP2 配置为使用 Timer3,并在比较模式下产生特殊事件触发信号(CCPxM3:CCPxM0=1011),该信号将复位 Timer3。如果使能了 A/D 模块,来自 CCP2 的触发信号还将启动 A/D 转换(更多信息,请参见**第 14.3.4 节 "特殊事件触发器"**)。

要使用这一功能,必须将模块配置为定时器或同步计数器。在这种情况下,CCPRxH:CCPRxL 这对寄存器实际上变成了 Timer3 的周期寄存器。

如果 Timer3 在异步计数器模式下运行,复位操作可能 不起作用。

如果 Timer3 的写操作和特殊事件触发同时发生,则写操作优先。

注: CCPx 模块的特殊事件触发信号不会将 TMR3IF 中断标志位 (PIR2<1>) 置 1。

表 13-1: 与 TIMER3 作为定时器 / 计数器相关的寄存器

名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	复位值 所在页
INTCON	GIE/GIEH	PEIE/GIEL	TMR0IE	INT0IE	RBIE	TMR0IF	INT0IF	RBIF	51
PIR2	OSCFIF	CMIF	_	_	BCLIF	LVDIF	TMR3IF	_	54
PIE2	OSCFIE	CMIE	_	_	BCLIE	LVDIE	TMR3IE	_	54
IPR2	OSCFIP	CMIP	_	_	BCLIP	LVDIP	TMR3IP	_	54
TMR3L	Timer3 寄存	7器的低字节							53
TMR3H	H Timer3 寄存器的高字节							53	
T1CON	RD16	T1RUN	T1CKPS1	T1CKPS0	T10SCEN	T1SYNC	TMR1CS	TMR10N	52
T3CON	RD16	T3CCP2	T3CKPS1	T3CKPS0	T3CCP1	T3SYNC	TMR3CS	TMR3ON	53

图注: — = 未用, 读为 0。 Timer3 模块不使用阴影单元。

© 2007 Microchip Technology Inc. 超前信息 DS39770A_CN 第 145 页

注:

14.0 捕捉/比较/PWM (CCP) 模块

PIC18F85J90 系列器件都有两个 CCP (捕捉 / 比较 /PWM) 模块,分别命名为 CCP1 和 CCP2。两个模块 均可实现标准的捕捉、比较和脉宽调制 (Pulse-Width Modulation, PWM) 模式。

每个 CCP 模块包含一个 16 位寄存器,可用作 16 位捕捉寄存器、16 位比较寄存器或 PWM 主 / 从占空比寄存器。为避免混淆,以下所有的 CCP 模块操作描述均针对 CCP2,但同样适用于 CCP1。

寄存器 14-1: CCPxCON: CCPx 控制寄存器 (CCP1 和 CCP2 模块)

U-0	U-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
_	_	DCxB1	DCxB0	CCPxM3	CCPxM2	CCPxM1	CCPxM0
bit 7							bit 0

 图注:
 R = 可读位
 W = 可写位
 U = 未用位,读为 0

 -n = POR 值
 1 = 置 1
 0 = 清零
 x = 未知

bit 7-6 **未用:** 读为 0

bit 5-4 DCxB1:DCxB0: CCPx 模块的 PWM 占空比 bit 1 和 bit 0

捕捉模式:

未使用。

比较模式:

未使用。

PWM 模式:

这两位是 10 位 PWM 占空比的低 2 位 (bit 1 和 bit 0)。占空比的高 8 位 (DCx9:DCx2) 在 CCPRxL 中。

bit 3-0 CCPxM3:CCPxM0: CCPx 模块模式选择位

0000 = 禁止捕捉 / 比较 /PWM (复位 CCPx 模块)

0001 = 保留

0010 = 比较模式, 匹配时输出电平翻转 (CCPxIF 位置 1)

0011 = 保留

0100 = 捕捉模式,每个下降沿

0101 = 捕捉模式,每个上升沿

0110 = 捕捉模式,每4个上升沿

0111 = 捕捉模式,每16个上升沿

1000 = 比较模式: 初始化CCPx引脚为低电平, 比较匹配时强制CCPx引脚为高电平(CCPxIF位置1)

1001 = 比较模式: 初始化CCPx引脚为高电平, 比较匹配时强制CCPx引脚为低电平(CCPxIF位置1)

1010 = 比较模式:比较匹配时产生软件中断 (CCPxIF 位置 1, CCPx 引脚反映 I/O 状态)

1011 = 比较模式: 当CCPx发生匹配时触发特殊事件、复位定时器或启动A/D转换(CCPxIF位置1)(1)

11xx = PWM 模式

注 1: 如果 CCPxM3:CCPxM0 = 1011,在 CCPx 发生匹配时将只复位定时器而不启动 A/D 转换。

14.1 CCP 模块配置

每个捕捉/比较/PWM模块均与一个控制寄存器(通常为CCPxCON)和一个数据寄存器(CCPRx)相对应。数据寄存器由两个8位寄存器组成:CCPRxL(低字节)和CCPRxH(高字节)。所有寄存器都是可读写的。

14.1.1 CCP 模块和定时器资源

CCP 模块根据选定的模式使用 Timer1、Timer2 或 Timer3。该模块在捕捉或比较模式下使用 Timer1 和 Timer3,而在 PWM 模式下使用 Timer2。

表 14-1: CCP 模式——定时器资源

CCP 模式	定时器资源
捕捉	Timer1 或 Timer3
比较	Timer1 或 Timer3
PWM	Timer2

要将哪个特定的定时器分配给 CCP 模块由 T3CON 寄存器 (寄存器 13-1)中的"CCPx 时钟源使能位"决定。如果将两个CCP模块配置为同时工作在相同的模式(捕捉/比较或 PWM)下,那么这两个模块可在任何时候被激活并可共享相同的定时器资源。表 14-2总结了这两个模块间的相互关系。

根据所选定的配置,至多可以有 4 个定时器同时有效, 具有相同配置(捕捉 / 比较或 PWM)的模块共用定时 器资源。图 14-1 给出了可能的配置情况。

14.1.2 漏极开路输出选项

当在输出模式下操作时(即处于比较或PWM模式下),可以选择将 CCPx 引脚的驱动器配置为漏极开路输出。此功能使引脚上的电平可通过外部上拉电阻上拉至较高的电平,并且无需额外的电平转换器件就可使输出与外部电路进行通信。


漏极开路输出选项由 CCP2OD 和 CCP1OD 位 (TRISG<6:5>) 控制。通过将相应的位置 1 可将对应模块的引脚配置为漏极开路操作。

14.1.3 CCP2 引脚分配


可根据器件配置改变 CCP2(捕捉输入、比较和 PWM 输出)的引脚分配。 CCP2MX 配置位决定哪个引脚与 CCP2 复用。默认情况下,该引脚分配给 RC1(CCP2MX = 1)。 如果清零该配置位, CCP2 将与RE7 复用。

改变 CCP2 的引脚分配并不会自动改变对端口引脚的配置。无论其引脚的分配如何,用户必须始终确保与 CCP2 操作相对应的 TRIS 寄存器配置正确。


图 14-1: CCP 和定时器互连配置



Timer1 用于所有 CCP 模块的 所有捕捉和比较操作。Timer2 用于所有 CCP 模块的 PWM 操 作。模块可以共用这两个定时 器资源中的任何一个作为公共 时基。



Timer1 用于 CCP1 的捕捉和比较操作,而Timer 3用于CCP2。如果两个模块均处于 PWM 模式,那么它们将使用 Timer2 作为公共时基。



Timer3 用于所有 CCP 模块的 所有捕捉和比较操作。Timer2 用于所有 CCP 模块的 PWM 操 作。模块可以共用这两个定时 器资源中的任何一个作为公共 时基。

表 14-2: CCP1 和 CCP2 在使用定时器资源方面的相互关系

CCP1 模式	CCP2 模式	相互关系
捕捉	捕捉	每个模块都可用 TMR1 或 TMR3 作为时基。每个 CCP 的时基也可以各不相同。
捕捉	比较	可将 CCP2 配置为特殊事件触发器用以复位 TMR1 或 TMR3 (取决于所使用的时基),也可用于自动触发 A/D 转换。如果 CCP1 使用与 CCP2 相同的定时器作为时基,上述操作可能会对 CCP1 产生影响。
比较	捕捉	可将 CCP1 配置为特殊事件触发器用以复位 TMR1 或 TMR3 (取决于所使用的时基)。 如果 CCP2 使用与 CCP1 相同的定时器作为时基,上述操作可能会对 CCP2 产生影响。
比较	比较	每个模块均可配置为特殊事件触发器用以复位时基。 CCP2 还可自动触发 A/D 转换。如果两个模块使用相同的时基,可能会发生冲突。
捕捉	PWM	无
比较	PWM	无
PWM	捕捉	无
PWM	比较	无
PWM	PWM	两个 PWM 具有相同的频率和更新速率 (TMR2 中断)。

© 2007 Microchip Technology Inc. 超前信息 DS39770A_CN 第 149 页

14.2 捕捉模式

在捕捉模式下,当在 CCP2 引脚(RC1 或 RE7 引脚,取决于器件配置)上发生事件时,CCPR2H:CCPR2L 寄存器对捕捉 TMR1 或 TMR3 寄存器的 16 位值。事件定义为下列情况之一:

- 每个下降沿
- 每个上升沿
- 每4个上升沿
- 每 16 个上升沿

事件由模式选择位 CCP2M3:CCP2M0 (CCP2CON<3:0>) 选择。当完成一次捕捉时,中断请求标志位 CCP2IF (PIR3<2>) 置 1:它必须用软件清零。如果在读取寄存器 CCPR2 值之前发生了另一次捕捉,那么原来的捕捉值会被新的捕捉值覆盖。

14.2.1 CCP 引脚配置

在捕捉模式下,应通过将相应的 TRIS 方向位置 1 将 CCPx 引脚配置为输入。

注: 如果RC1/CCP2或RE7/CCP2引脚被配置 为输出,则对该端口的写操作可能产生捕 捉条件。

14.2.2 TIMER1/TIMER3 模式选择

用于捕捉功能的定时器(Timer1 和/或 Timer3)必须运行在定时器模式或同步计数器模式下。在异步计数器模式下,可能无法进行捕捉操作。可在 T3CON 寄存器中选择用于每个 CCP 模块的定时器(见第 14.1.1 节 "CCP 模块和定时器资源")。

14.2.3 软件中断

当捕捉模式改变时,可能会产生错误的捕捉中断。用户应该保持 CCP2IE 位(PIE3<2>)清零以避免错误中断,并且还应该在工作模式改变后清零标志位 CCP2IF。

14.2.4 CCP 预分频器


在捕捉模式下有 4 种预分频比设置。它们作为工作模式的一部分由模式选择位(CCP2M3:CCP2M0)选择。每当关闭 CCP 模块,或者 CCP 模块不在捕捉模式时,预分频计数器就会被清零。这意味着任何复位都会将预分频计数器清零。

在两个预分频器之间切换会产生中断。而且,预分频计数器不会被清零;因此第一次捕捉可能来自于一个非零的预分频器。例 14-1 给出了切换捕捉预分频比时建议采用的方法。这个示例使预分频计数器清零且不会产生错误中断。

例 14-1: 改变捕捉预分频比

CLRF CCP2CON ; Turn CCP module off
MOVLW NEW_CAPT_PS ; Load WREG with the
; new prescaler mode
; value and CCP ON
MOVWF CCP2CON ; Load CCP2CON with
; this value





14.3 比较模式

在比较模式下,16 位 CCPR2 寄存器的值不断与 TMR1 或 TMR3 寄存器对的值作比较。当两者匹配时, CCP2 引脚将会:

- 驱动为高电平
- 驱动为低电平
- 电平翻转(高电平变为低电平或低电平变为高电平)
- 保持不变 (即反映 I/O 锁存器的状态)

引脚动作取决于模式选择位(CCP2M3:CCP2M0)的值。同时,中断标志位 CCP2IF 置 1。

14.3.1 CCP 引脚配置

用户必须通过将相应的 TRIS 位清零,将 CCPx 引脚配 置为输出。

注: 清零 CCP2CON 寄存器会将 RC1 或 RE7 比较输出锁存器(取决于器件配置)强制 为默认的低电平。这不是 PORTC 或 PORTE I/O 数据锁存器。

14.3.2 TIMER1/TIMER3 模式选择

如果 CCP 模块使用比较功能,则 Timer1 和 / 或 Timer3 必须运行在定时器模式或同步计数器模式下。在异步计数器模式下,可能无法进行比较操作。

14.3.3 软件中断模式

当选择了"生成软件中断模式"时(CCP2M3:CCP2M0=1010), CCP2 引脚不受影响。如果中断被允许,将仅产生CCP中断并将CCP2IE 位置 1。

14.3.4 特殊事件触发器

两个 CCP 模块均配备了一个特殊事件触发器。在比较模式下可产生内部硬件信号以触发其他模块动作。通过选择比较特殊事件触发模式 (CCP2M3:CCP2M0 = 1011),使能特殊事件触发器。

对于任何一个 CCP 模块,无论当前使用哪个定时器资源作为模块的时基,特殊事件触发器将把对应的定时寄存器对复位。这样 CCPRx 寄存器可用作两个定时器的可编程周期寄存器。

CCP2 的特殊事件触发器还能启动 A/D 转换。要实现此功能,必须首先使能 A/D 转换器。

注: CCP1特殊事件触发器只复位Timer1/Timer3,即使在使能了A/D转换器时也不能启动A/D转换

图 14-3: 比较模式工作原理框图




表 14-3: 与捕捉、比较、 TIMER1 和 TIMER3 相关的寄存器

名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	复位值 所在页
INTCON	GIE/GIEH	PEIE/GIEL	TMR0IE	INT0IE	RBIE	TMR0IF	INT0IF	RBIF	51
RCON	IPEN	_	_	RI	TO	PD	POR	BOR	52
PIR3	_	LCDIF	RC2IF	TX2IF	_	CCP2IP	CCP1IP	_	54
PIE3	_	LCDIE	RC2IE	TX2IE	_	CCP2IF	CCP1IF	_	54
IPR3	_	LCDIP	RC2IP	TX2IP	_	CCP2IE	CCP1IE	_	54
PIR2	OSCFIF	CMIF		ı	BCLIF	LVDIF	TMR3IF	_	54
PIE2	OSCFIE	CMIE		-	BCLIE	LVDIE	TMR3IE	_	54
IPR2	OSCFIP	CMIP	_	_	BCLIP	LVDIP	TMR3IP	_	54
TRISC	TRISC7	TRISC6	TRISC5	TRISC4	TRISC3	TRISC2	TRISC1	TRISC0	54
TRISE	TRISE7	TRISE6	TRISE5	TRISE4	TRISE3	_	TRISE1	TRISE0	54
TRISG	SPIOD	CCP2OD	CCP10D	TRISG4	TRISG3	TRISG2	TRISG1	TRISG0	54
TMR1L	Timer1 寄存	字器的低字节	ī						52
TMR1H	Timer1 寄存	字器的高字节	Î						52
T1CON	RD16	T1RUN	T1CKPS1	T1CKPS0	T10SCEN	T1SYNC	TMR1CS	TMR10N	52
TMR3H	Timer3 寄存	字器的高字节	i						53
TMR3L	Timer3 寄存	字器的低字节	ī						53
T3CON	RD16	T3CCP2	T3CKPS1	T3CKPS0	T3CCP1	T3SYNC	TMR3CS	TMR3ON	53
CCPR1L	捕捉/比较	/PWM 寄存	器1的低字	节					55
CCPR1H	捕捉/比较	/PWM 寄存	器1的高字	节					55
CCP1CON		_	DC1B1	DC1B0	CCP1M3	CCP1M2	CCP1M1	CCP1M0	55
CCPR2L	捕捉 / 比较 /PWM 寄存器 2 的低字节							56	
CCPR2H	捕捉/比较	/PWM 寄存	器2的高字	节					55
CCP2CON		_	DC2B1	DC2B0	CCP2M3	CCP2M2	CCP2M1	CCP2M0	56

图注: — = 未用,读为 0。捕捉 / 比较、Timer1 或 Timer3 不使用阴影单元。

14.4 PWM 模式


在脉宽调制(PWM)模式下,CCP2 引脚会产生高达 10 位分辨率的 PWM 输出信号。由于 CCP2 引脚与 PORTC 或 PORTE 数据锁存器复用,必须清零相应的 TRIS 位才能使 CCP2 引脚成为输出引脚。

注: 清零 CCP2CON 寄存器会将 RC1 或 RE7 输出锁存器(取决于器件配置)强制为默认的低电平。这不是PORTC或PORTE I/O数据锁存器。

图 14-4 给出了 PWM 模式下 CCP1 模块的简化框图。 关于如何设置 CCP 模块使之工作于 PWM 模式的详细 步骤,请参见第 14.4.3 节 "设置 PWM 工作模式"。

简化的 PWM 框图 图 14-4: CCP1CON<5:4> 占空比寄存器 CCPR1L Ľ CCPR1H(从动) ĮĻ 比较器 R 17 TMR2 (注1) S ٦Ļ TRISC<2> 比较器 清零定时器, CCP1 引脚并 锁存 D.C. 4 PR2 注 1: 8 位 TMR2 值与内部 Q 时钟或预分频器中的 2 位一起 构成 10 位时基。

PWM 输出(图 14-5)有一个时基(周期)和一段输出保持为高电平的时间(占空比)。 PWM 的频率是周期的倒数(1/周期)。



14.4.1 PWM 周期

可通过写 PR2 寄存器指定 PWM 周期。PWM 周期可由以下公式计算:

公式 14-1:

PWM 频率定义为 1/[PWM 周期]。

当 TMR2 中的值与 PR2 中的值相等时,在下一个递增 周期将发生以下 3 个事件:

- TMR2 被清零
- CCP2 引脚置 1 (例外: 如果 PWM 占空比 = 0%, CCP2 引脚将不会置 1)
- PWM 占空比从 CCPR2L 锁存到 CCPR2H

注: 确定 PWM 频率时不会用到 Timer2 后分频器 (见**第 12.0 节 "Timer2 模块"**)。后分频器可用不同于PWM输出频率的频率进行数据更新。

14.4.2 PWM 占空比

通过写入 CCPR2L 寄存器和 CCP2CON<5:4> 位来指定 PWM 占空比。分辨率最高可达 10 位。CCPR2L 包含高 8 位而 CCP2CON<5:4> 包含低 2 位。这 10 位值由 CCPR2L:CCP2CON<5:4> 表示。以下公式用于计算 PWM 的占空比(用时间来表示):

公式 14-2:

PWM 占空比 = (CCPR2L:CCP2CON<5:4>) • Tosc • (TMR2 预分频值)

可以在任何时候写入 CCPR2L 和 CCP2CON<5:4>,但 是在 PR2 和 TMR2 发生匹配 (即周期结束)前占空比 值不会被锁存到 CCPR2H 中。在 PWM 模式下, CCPR2H 是只读寄存器。 CCPR2H 寄存器和一个 2 位的内部锁存器用于给 PWM 占空比提供双重缓冲。这种双重缓冲结构非常重要,它可以避免在 PWM 操作中产生毛刺。

当 CCPR2H 和 2 位锁存值与 TMR2 (以及内部 2 位 Q 时钟或 TMR2 预分频值的 2 位) 匹配时,CCP2 引脚被 清零。

在给定 PWM 频率的情况下,最大的 PWM 分辨率(位)由以下公式给出:

公式 14-3:

PWM 分辨率 (最大) =
$$\frac{\log(\frac{Fosc}{FPWM})}{\log(2)}$$
位

注: 如果 PWM 占空比的值大于 PWM 周期,则 CCP2 引脚将不会被清零。

表 14-4: 40 MHz 时 PWM 频率和分辨率示例

PWM 频率	2.44 kHz	9.77 kHz	39.06 kHz	156.25 kHz	312.50 kHz	416.67 kHz
定时器预分频值(1、4和16)	16	4	1	1	1	1
PR2 值	FFh	FFh	FFh	3Fh	1Fh	17h
最大分辨率 (位)	14	12	10	8	7	6.58

14.4.3 设置 PWM 工作模式

当配置 CCP 模块使之工作于 PWM 模式时,应遵循以下步骤:

- 1. 通过写 PR2 寄存器设置 PWM 周期。
- 2. 通过写 CCPR2L 寄存器和 CCP2CON<5:4> 位设置 PWM 占空比。
- 3. 通过清零相应的 TRIS 位将 CCP2 引脚设为输出引脚。
- 4. 通过写 T2CON 设置 TMR2 预分频值并随后使能 Timer2。
- 5. 配置 CCP2 模块使之工作于 PWM 模式。

表 14-5: 与 PWM 和 TIMER2 相关的寄存器

名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	复位值 所在页
INTCON	GIE/GIEH	PEIE/GIEL	TMR0IE	INT0IE	RBIE	TMR0IF	INT0IF	RBIF	51
RCON	IPEN	_	_	RI	TO	PD	POR	BOR	52
PIR1	_	ADIF	RC1IF	TX1IF	SSPIF	_	TMR2IF	TMR1IF	54
PIE1	1	ADIE	RC1IE	TX1IE	SSPIE	_	TMR2IE	TMR1IE	54
IPR1	1	ADIP	RC1IP	TX1IP	SSPIP	_	TMR2IP	TMR1IP	54
TRISC	TRISC7	TRISC6	TRISC5	TRISC4	TRISC3	TRISC2	TRISC1	TRISC0	54
TRISE	TRISE7	TRISE6	TRISE5	TRISE4	TRISE3	_	TRISE1	TRISE0	54
TRISG	SPIOD	CCP2OD	CCP10D	TRISG4	TRISG3	TRISG2	TRISG1	TRISG0	54
TMR2	Timer2 寄存	序器							52
PR2	Timer2 周期	寄存器							52
T2CON	_	T2OUTPS3	T2OUTPS2	T2OUTPS1	T2OUTPS0	TMR2ON	T2CKPS1	T2CKPS0	52
CCPR1L	捕捉/比较	/PWM 寄存器	81 的低字节	•					55
CCPR1H	捕捉/比较	/PWM 寄存器	81 的高字节	•					55
CCP1CON	1		DC1B1	DC1B0	CCP1M3	CCP1M2	CCP1M1	CCP1M0	55
CCPR2L	捕捉 / 比较 /PWM 寄存器 2 的低字节						56		
CCPR2H	捕捉 / 比较 /PWM 寄存器 2 的高字节						55		
CCP2CON	_	_	DC2B1	DC2B0	CCP2M3	CCP2M2	CCP2M1	CCP2M0	56

图注: — = 未用, 读为 0。 PWM 或 Timer2 不使用阴影单元。

© 2007 Microchip Technology Inc. 超前信息 DS39770A_CN 第 155 页

注:


15.0 液晶显示 (LCD) 驱动模块

液晶显示(Liquid Crystal Display, LCD)驱动模块产生时序控制驱动静态或复用的LCD面板,还可以控制LCD像素数据。在80引脚器件中,模块可以驱动多达192像素(4个公共端48段)的面板;在64引脚器件中,模块可以驱动多达132像素(4个公共端33段)的面板。

LCD 驱动模板支持以下功能:

- LCD 面板的直接驱动
- 带有专用电荷泵的片上偏置电压生成电路,支持一定范围内的固定和可变的偏置选项
- 多达 4 个公共端, 4 种复用模式
- 多达 48 (80 引脚器件) 段或 33 (64 引脚器件) 段
- 带有可选预分频比的 3 个 LCD 时钟源, 还有第 4 个时钟源可用于 LCD 电荷泵

图 15-1 给出了此模块的简化框图。



15.1 LCD 寄存器

LCD 驱动模块具有 33 个寄存器:

- LCD 控制寄存器 (LCDCON)
- LCD 相位寄存器 (LCDPS)
- LCDREG 寄存器 (LCD 稳压器控制)
- 6 个 LCD 段使能寄存器 (LCDSE5:LCDSE0)
- 24 个 LCD 数据寄存器(LCDDATA23:LCDDATA0)

15.1.1 LCD 控制寄存器

LCDCON 寄存器(如寄存器 15-1 所示)控制模块的整体操作。完成模块的配置之后,就可使用LCDEN(LCDCON<7>)位使能或禁止LCD模块。通过清零 SLPEN(LCDCON<6>)位可使 LCD 面板工作在休眠模式下。

LCDPS 寄存器(如寄存器 15-2 所示)用于配置 LCD 时钟源预分频比和波形(A 型或 B 型)。关于这些功能的详细信息,请参见第 15.2 节 "LCD 时钟源"、第 15.3 节 "LCD 偏置电压的产生"和第 15.8 节 "LCD 波形产生"。

在**第 15.3节"LCD偏置电压的产生"**中介绍了LCDREG 寄存器。

LCD 段使能寄存器(LCDSEx)用于配置端口引脚的功能。通过置 1 特定段的段使能位,将该引脚配置为 LCD 驱动引脚。寄存器 15-3 所示为 LCDSE 寄存器原型。共有 6 个 LCDSE 寄存器(LCDSE5:LCDSE0),如表 15-1 中所示。

寄存器 15-1: LCDCON: LCD 控制寄存器

R/W-0	R/W-0	R/C-0	U-0	R/W-0	R/W-0	R/W-0	R/W-0
LCDEN	SLPEN	WERR	_	CS1	CS0	LMUX1	LMUX0
bit 7							bit 0

图注:	C = 可清零位		
R = 可读位	W = 可写位	U = 未用位,读为 0	
-n = POR 值	1 = 置 1	0 = 清零	x = 未知

bit 7 LCDEN: LCD 驱动使能位

1 = 使能 LCD 驱动模块 0 = 禁止 LCD 驱动模块

bit 6 SLPEN: 休眠模式下 LCD 驱动使能位

1 = 休眠模式下禁止 LCD 驱动模块 0 = 休眠模式下使能 LCD 驱动模块

bit 5 WERR: LCD 写失败错误位

1 = 当 LCDPS<4> = 0 时写 LCDDATAx 寄存器 (必须用软件清零)

0 = 无 LCD 写错误

bit 4 未用: 读为 0

bit 3-2 **CS1:CS0:** 时钟源选择位

1x = INTRC (31 kHz) 01 = T13CKI (Timer1) 00 = 系统时钟 (Fosc/4)

bit 1-0 LMUX1:LMUX0: 公共端选择位

LMUX1:	与口头型	最大像	素数:	沙田 水 到
LMUX0	复用类型	PIC18F6XJ90	PIC18F8XJ90	偏置类型
00	静态(COM0)	33	48	静态
01	1/2 (COM1:COM0)	66	96	1/2 或 1/3
10	1/3 (COM2:COM0)	98	144	1/2 或 1/3
11	1/4 (COM3:COM0)	132	192	1/3

寄存器 15-2: LCDPS: LCD 相位寄存器

R/W-0	R/W-0	R-0	R-0	R/W-0	R/W-0	R/W-0	R/W-0
WFT	BIASMD	LCDA	WA	LP3	LP2	LP1	LP0
bit 7							bit 0

 图注:
 R = 可读位
 W = 可写位
 U = 未用位, 读为 0

 -n = POR 值
 1 = 置 1
 0 = 清零
 x = 未知

bit 7 WFT: 波形选择位

1=B型波形 (在每一帧边缘改变相位)

0 = A 型波形 (在每一公共端类型内改变相位)

bit 6 BIASMD: 偏置模式选择位

<u>当 LMUX1:LMUX0 = 00 时:</u>

0 = 静态偏置模式 (不要将该位置 1)

当 LMUX1:LMUX0 = 01 或 10 时:

1 = 1/2 偏置模式 0 = 1/3 偏置模式

<u>当 LMUX1:LMUX0 = 11 时:</u>

0 = 1/3 偏置模式 (不要将该位置 1)

bit 5 **LCDA:** LCD 有效状态位

1 = LCD 驱动模块有效

0 = LCD 驱动模块无效

bit 4 WA: LCD 写允许状态位

1 = 允许写入 LCDDATAx 寄存器

0 = 禁止写入 LCDDATAx 寄存器

bit 3-0 LP3:LP0: LCD 预分频比选择位

1111 = 1:16

1110 = 1:15

1101 = 1:14

1100 = 1:13

1011 = 1:12

1010 = 1:11

1001 = 1:10

1000 = 1:9

0111 = 1:8

0110 = 1:7

0110 - 1.7

0101 = 1:6

0100 = 1:5

0011 = 1:4

0010 = 1:3

0001 = 1:2

0000 = 1:1

寄存器 15-3: LCDSEx: LCD 段使能寄存器

R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
SE(n + 7)	SE(n + 6)	SE(n + 5)	SE(n + 4)	SE(n + 3)	SE(n + 2)	SE(n + 1)	SE(n)
bit 7 bit 0							

图注:

R = 可读位 W = 可写位 U = 未用位, 读为 0

-n = POR 值 1 = 置 1 0 = 清零 x = 未知

bit 7-0 **SEG(n + 7):SEG(n):** 段使能位

对于 LCDSE0: n = 0 对于 LCDSE1: n = 8 对于 LCDSE2: n = 16 对于 LCDSE3: n = 24 对于 LCDSE4: n = 32

1 = 使能引脚的段功能,禁止其数字 I/O 功能

0 = 使能引脚的 I/O 功能

对于 LCDSE5: n = 40

表 15-1: LCDSE 寄存器和相关段

寄存器	段
LCDSE0	7:0
LCDSE1	15:8
LCDSE2	23:16
LCDSE3	31:24
LCDSE4 ⁽¹⁾	39:32
LCDSE5 ⁽²⁾	47:40

注 1: LCDSE4<7:1> (SEG39:SEG33) 在 64 引脚器件中未实现。

2: LCDSE5 在 64 引脚器件中未实现。

15.1.2 LCD 数据寄存器

一旦初始化 LCD 面板模块,LCDDATA23:LCDDATA0 寄存器中的各位就会被清零或置 1,分别代表透明或不透明像素。特定的段和公共端信号使用了一组特定的LCDDATA 寄存器。寄存器中每一位均表示特定段同特定公共端间的唯一组合。

LCDDATA 位命名约定为 "SxxCy", 其中 "xx" 表示 段号, "y" 表示公共端号。表 15-2 总结了两者间的关系。寄存器 15-4 所示为 LCDDATA 寄存器原型。

注: 在64引脚器件中,写入寄存器LCDDATA5、 LCDDATA11、LCDDATA17 和 LCDDATA23 不会影响任何像素的状态。

寄存器 15-4: LCDDATAX: LCD 数据寄存器

R/W-0	R/W-0						
S(n + 7)Cy	S(n + 6)Cy	S(n + 5)Cy	S(n + 4)Cy	S(n + 3)Cy	S(n + 2)Cy	S(n + 1)Cy	S(n)Cy
bit 7							bit 0

 图注:
 R = 可读位
 W = 可写位
 U = 未用位, 读为 0

 -n = POR 值
 1 = 置 1
 0 = 清零
 x = 未知

bit 7-0 S(n + 7)Cy:S(n)Cy: 像素点亮位

对于 LCDDATA0 到 LCDDATA5: n = (8x), v = 0

<u>对于 LCDDATA6 到 LCDDATA11:</u> n = (8(x – 6)), y = 1

对于 LCDDATA12 到 LCDDATA17: n = (8(x - 12)), y = 2

对于 LCDDATA18 到 LCDDATA23: n = (8(x - 18)), v = 3

1=点亮像素 (不透明)

0=不点亮像素 (透明)

表 15-2: LCDDATA 寄存器位和段与公共端组合的对应关系

izh	公共端					
段	0	1	2	3		
0 7:1 7	LCDDATA0	LCDDATA6	LCDDATA12	LCDDATA18		
0 到 7	S00C0:S07C0	S00C1:S07C1	S00C2:S07C2	S00C3:S07C3		
0 7d 45	LCDDATA1	LCDDATA7	LCDDATA13	LCDDATA19		
8 到 15	S08C0:S15C0	S08C1:S15C1	S08C2:S15C2	S08C0:S15C3		
40 MI 00	LCDDATA2	LCDDATA8	LCDDATA14	LCDDATA20		
16 到 23	S16C0:S23C0	S16C1:S23C1	S16C2:S23C2	S16C3:S23C3		
0.4 조네 0.4	LCDDATA3	LCDDATA9	LCDDATA15	LCDDATA21		
24 到 31	S24C0:S31C0	S24C1:S31C1	S24C2:S31C2	S24C3:S31C3		
00 M 00	LCDDATA4 ⁽¹⁾	LCDDATA10 ⁽¹⁾	LCDDATA16 ⁽¹⁾	LCDDATA22 ⁽¹⁾		
32 到 39	S32C0:S39C0	S32C1:S39C1	S32C2:S39C2	S32C3:S39C3		
40 XII 47	LCDDATA5 ⁽²⁾	LCDDATA11 ⁽²⁾	LCDDATA17 ⁽²⁾	LCDDATA23 ⁽²⁾		
40 到 47	S40C0:S47C0	S40C1:S47C1	S40C2:S47C2	S40C3:S47C3		

- 注 1: 这些寄存器的 Bit<7:1> 在 64 引脚器件中未实现。这些寄存器 (SEG32Cy) 的 bit 0 始终可用。
 - 2: 这些寄存器在64引脚器件上未实现。

15.2 LCD 时钟源

LCD 驱动模块可以使用 3 种时钟源来生成其内部时钟:

- 系统时钟 (Fosc/4)
- Timer1 振荡器
- INTRC 时钟源

不论选择何种时钟源,LCD时钟发生器都会使用可配置的32分频/8192分频后分频器来生成标称值约为1kHz的基准频率。时钟源选择和后分频比配置取决于时钟源选择位CS1:CS0(LCDCON<3:2>)。

可以使用另一个可编程预分频器从 1 kHz 基准频率获得 LCD 帧频率。可以通过 LP3:LP0 位(LCDPS<3:0>)将预分频比配置为从 1:1 到 1:16 中的一个。

波形产生的正确时序由LMUX1:LMUX0位(LCDCON<1:0>) 设置。这些位决定所使用的公共端复用模式,并按需要对LCD 时钟源分频。它们还决定环形计数器(用于控制LCD公共端的打开或关闭)的配置。

15.2.1 LCD 稳压器时钟源

除了用于 LCD 时序的时钟源外,LCD 电荷泵还需要一个独立的标称值为 31 kHz 的时钟。这由 LCD 时钟源的另一分支提供。

电荷泵时钟可以使用Timer1振荡器或INTRC时钟源,以及8MHzINTOSC时钟源(经过预分频器进行256分频后)。电荷泵时钟源通过 CKSEL1:CKSEL0 位(LCDREG<1:0>)进行配置。

15.2.2 时钟源注意事项


当使用系统时钟作为LCD时钟源时,假设系统时钟频率为标称值32 MHz(Fosc/4频率为8 MHz)。由于Fosc/4时钟选择的预分频比选项固定为 8192 分频,如果系统时钟速度不是 32 MHz,则其所产生的帧频率和刷新速率与本章中所讨论的不同。用户在设计显示应用时应谨记这一点。

当器件处于休眠模式时,可以使用 Timer1 和 INTRC 源作为 LCD 时钟源。要使用 Timer1 振荡器,需要将 T1OSCEN位 (T1CON<3>)置1。选择Timer1或INTRC 作为 LCD 时钟源不会自动激活这些时钟源。

同样,选择 INTOSC 作为电荷泵时钟源不会自动打开振荡器。要使用 INTOSC,必须通过 FOSC2 配置位将其选为系统时钟源。

如果使用 Timer1 作为器件的时钟源(用作 LCD 时钟源或其他用途),则 LCD 的段 32 变为不可用。

图 15-2: LCD 时钟的产生



15.3 LCD 偏置电压的产生

LCD 驱动模块能够使用最少量的外部元件就产生 LCD 操作所需的偏置电压。这包括根据LCD所需的不同偏置类型产生所需的不同电平。通过使用片上 LCD 稳压器,驱动模块还可以提供高于和低于单片机 VDD 的偏置电压。

15.3.1 LCD 偏置类型

根据产生的用于控制段和公共端的波形,PIC18F85J90 系列器件支持 3 种偏置类型:

- 静态 (两种离散电平)
- 1/2 偏置 (三种离散电平)
- 1/3 偏置 (四种离散电平)

在**第 15.8 节 "LCD 波形产生"**中对使用不同波形来驱动 LCD 进行了更详细的讨论。

15.3.2 LCD 稳压器

LCD 稳压器的目的在于为 LCD 提供合适的偏置电压和良好的对比度,而与 VDD 电平无关。该模块包含一个电荷泵和内部参考电压。稳压器可以通过使用外部元件将偏置电压提高到 VDD 以上。也可以在低于 VDD 的某个固定电压下进行显示操作。用户也可以选择禁止该稳压器,通过外部电阻网络来产生偏置电压。

LCD 稳压器由 LCDREG 寄存器控制 (寄存器 15-5)。可以使用 CKSEL1:CKSEL0 位使能和禁止该稳压器,同时可以使用 CPEN 位有选择地使能电荷泵。使能稳压器后,MODE13 位用于选择偏置类型。 LCD 偏置电压峰值为 LCDBIAS3 和 LCDBIAS0 之间的电位差,由 BIAS位进行配置。

寄存器 15-5: LCDREG: 稳压器控制寄存器

U-0	RW-0	RW-1	RW-1	RW-1	RW-1	RW-0	RW-0
_	CPEN	BIAS2	BIAS1	BIAS0	MODE13	CKSEL1	CKSEL0
bit 7 bit 0							

图注:			
R = 可读位	W = 可写位	U = 未用位,读为 0	
-n = POR 值	1 = 置 1	0 = 清零	x = 未知

未用: 读为 0

bit 6 **CPEN:** LCD 电荷泵使能位

1 = 使能电荷泵,最高 LCD 偏置电压为 3.6V 0 = 禁止电荷泵,最高 LCD 偏置电压为 AVDD

bit 5-3 BIAS2:BIAS0: 稳压器电压输出控制位

111 = 峰值为 3.60V (在 LCDBIASO 上的偏移为 0V)
110 = 峰值为 3.47V (在 LCDBIASO 上的偏移为 0.13V)
101 = 峰值为 3.34V (在 LCDBIASO 上的偏移为 0.26V)
100 = 峰值为 3.21V (在 LCDBIASO 上的偏移为 0.39V)
011 = 峰值为 3.08V (在 LCDBIASO 上的偏移为 0.52V)
010 = 峰值为 2.95V (在 LCDBIASO 上的偏移为 0.65V)
001 = 峰值为 2.82V (在 LCDBIASO 上的偏移为 0.78V)
000 = 峰值为 2.69V (在 LCDBIASO 上的偏移为 0.91V)

bit 2 **MODE13:** 1/3 LCD 偏置使能位

1 = 稳压器输出支持 1/3 LCD 偏置模式 0 = 稳压器输出支持静态 LCD 偏置模式

bit 1-0 CKSEL1:CKSEL0: 稳压器时钟源选择位

11 = INTRC

10 = INTOSC 8 MHz 时钟源

01 = Timer1 振荡器 00 = 禁止 LCD 稳压器

15.3.3 偏置配置

PIC18F85J90系列器件有4种不同的电路配置可用于产生 LCD 偏置:

- MO: 带升压电路的稳压器
- M1: 不带升压电路的稳压器
- M2: 带软件对比度控制的电阻梯形网络
- M3: 带硬件对比度控制的电阻梯形网络

15.3.3.1 MO (带升压电路的稳压器)

在 M0 操作中, 使能了 LCD 电荷泵功能。这使稳压器可以产生高达 +3.6V 的 LCD 驱动电压(在 LCDBIAS3 引脚测得)。

M0 在 VLCAP1 和 VLCAP2 之间连接了一个反激电容,并为 LCDBIAS0 到 LCDBIAS3 连接了滤波电容,以实现所需的电压升压(图 15-3)。输出电压(VBIAS)是 LCDBIAS3 和 LCDBIAS0 之间的电位差。它由调节 LCDBIAS0 和 Vss 之间偏移的 BIAS2:BIAS0 位进行设置。反激电容(CFLY)充当 LCD 负载较大时的电荷存储元件。该模式在 LCD 电压要求比单片机的 VDD 高的情况下很有用。它同样允许通过改变 BIAS 位的值调节偏置电压,从而实现对显示对比度的软件控制。

M0 支持静态和 1/3 偏置类型。1/3 偏置电平是自动生成的,但必须用软件配置。

通过选择一个有效的稳压器时钟源(CKSEL<1:0>设置为除00外的任何值)并将CPEN位置1,可以使能M0。如果需要1/3偏置类型,还要将MODE13位置1。

15.3.3.2 M1 (不带升压电路的稳压器)


M1 操作和 M0 类似,但不使用 LCD 电荷泵。它能够提供的最大 VBIAS 电平可直接供给 LCDBIAS3。在希望 VDD 永远不会下降到保证 LCD 维持足够对比度的电平之下的应用中,可以使用该类型。外部元件的连接和 M0 的非常类似,不同之处在于 LCDBIAS3 必须直接连接到 VDD(图 15-3)。

通过改变 VBIAS,BIAS<2:0> 位仍然可用于在软件中调节对比度。和 M0 一样,改变这些位将更改 LCDBIAS0和 Vss 之间的偏移。在 M1 中,这反映在 LCDBIAS0和 LCDBIAS3之间的电压变化。因此,如果 VDD 发生改变,VBIAS 也将改变;而在 M0 中,VBIAS 的电平是不变的。

和 MO 一样,M1 支持静态和 1/3 偏置类型。1/3 偏置电平是自动生成的,但必须用软件配置。

通过选择一个有效的稳压器时钟源(CKSEL<1:0>设置为除00外的任何值)并清零CPEN位,可以使能M1。如果需要1/3偏置类型,还要将MODE13位置1。

图 15-3: M0 和 M1 配置的 LCD 稳压器连接



15.3.3.3 M2 (带软件对比度控制的电阻梯形 网络)

M2 操作同样使用 LCD 稳压器,但禁止电荷泵。稳压器的内部参考电压保持为有效,以实现对比度调节。该类型用于 LCD 的电流需求超出稳压器电荷泵容量的情况。


在此配置中,LCD偏置电平是通过连接到LCDBIAS0和LCDBIAS3的外部电阻分压器产生的,该分压器顶部连接到VDD(图 15-4)。梯形底部的电势取决于LCD稳压器的参考电压(内部连接到LCDBIAS0)。偏置类型取决于LCDBIAS引脚的电压,该电压受电阻梯形网络的配置控制。使用M2的大部分应用将使用1/3或1/2

偏置类型。虽然同样可以使用静态偏置,但其提供的对 比度范围十分有限,并与其他偏置产生模式相比要消耗 额外的电流。

和 M1 一样,可以使用 LCDBIAS 位控制对比度,这受到供给器件的 VDD 电平的限制。此外,由于在 VLCAP1 和 VLCAP2 之间不需要电容,因此这些引脚可以用作数字 I/O 端口 RG2 和 RG3。

通过清零 CKSEL<1:0> 位并将 CPEN 位置 1, 可以选择 M2。

图 15-4: M2 配置的电阻梯形网络连接



TO HE EN CA LA NUMBER	偏置	类型
引脚处的偏置电平 	1/2 偏置	1/3 偏置
LCDBIAS0	(内部低参考电压)	(内部低参考电压)
LCDBIAS1	1/2 VBIAS	1/3 VBIAS
LCDBIAS2	1/2 VBIAS	2/3 VBIAS
LCDBIAS3	VBIAS (最大 AVDD)	VBIAS (最大 AVDD)

注 1: 这些值仅供设计参考,设计者应根据实际 LCD 规格对应用进行优化。


15.3.3.4 M3 (硬件对比度控制)

在 M3 中, LCD 稳压器是完全禁止的。和 M2 一样, LCD 偏置电平连接到 AVDD 并使用外部分压器产生。不同之处在于内部参考电压也被禁止,并且梯形网络的底部接地(Vss),如图 15-5 所示。电阻值以及 Vss 和 VDD 之间的电压差值决定对比度的范围,不能使用软件进行调节。此配置同样用于 LCD 的电流需求超出电荷泵容量并且不需要软件对比度控制的情况。

根据所需的偏置类型,要在某些或全部引脚之间连接电阻。也可以在 LCDBIAS3 和 VDD 之间接一个电位计,来进行硬件控制的对比度调节。

通过清零 CKSEL<1:0> 和 CPEN 位,可以选择 M3。

图 15-5: M3 配置的电阻梯形网络连接



引脚处的偏置电平	偏置类型				
	静态	1/2 偏置	1/3 偏置		
LCDBIAS0	AVss	AVss	AVss		
LCDBIAS1	AVss	1/2 AVDD	1/3 AVDD		
LCDBIAS2	AVDD	1/2 AVDD	2/3 AVDD		
LCDBIAS3	AVDD	AVDD	AVDD		

- 注 1: 这些值仅供设计参考,设计者应根据实际 LCD 规格对应用进行优化。
 - 2: 用于手动调节对比度的电位计是可选的,可以不用。

15.3.4 LCD 电荷泵设计注意事项

如果应用设计中使用LCD稳压器并使能了电荷泵,用户必须同时考虑显示的动态电流和 RMS (静态)电流要求,以及电荷泵可以提供的电压。动态和静态电流都可以通过公式 15-1 确定:

公式 15-1:

$$I = C x \frac{dV}{dT}$$

对于动态电流,C 表示连接到 LCDBIAS3 和 LCDBIAS2 的电容值。变量 dV 为 LCD 显示器上电压切换过程中 C2 和 C3 上允许的压降; dT 为产生时钟脉冲后瞬态电流的持续时间。实际设计中,可以假定 C 为 0.047 μ F, dV 为 0.1V, dT 为 1 μ S。这将产生持续 1 μ S 的 4.7 mA 的 动态电流。

RMS 电流值取决于 CFLY 的值(公式中的 C)、VLCAP1和 VLCAP2之间的电压值(公式中的 dV),以及稳压器时钟周期(TPER)(公式中的 dT)。假定 CFLY 值为0.047 μ F,CFLY 上的电压为 1.02V,TPER 值为30 μ S,则最大理论静态电流为 1.8 mA。由于电荷泵必须为 5个电容充电,最大电流变为 360 μ A。对于一个假定效率为50%的实际电路来说,产生的实际电流为 180 μ A。

用户应将计算出的电流量与 LCD 的需求相比较。 dV 和 dT的值根据器件设计是相对固定的,然而可以改变 CFLY 的值和 LCDBIAS 引脚上的电容值来增大或减小电流。通常,应该在实际电路中评估任何改变对应用的影响。

15.4 LCD 复用类型

LCD 驱动模块可以被配置为 4 种复用类型:

- 静态 (仅使用 COMO)
- 1/2 复用 (使用 COM0 和 COM1)
- 1/3 复用 (使用 COM0、 COM1 和 COM2)
- 1/4 复用 (使用 COM0、COM1、COM2 和 COM3)

所使用的有效公共端数目由 LMUX1:LMUX0 位 (LCDCON<1:0>) 配置,这两个位决定 PORTE<6:4> 引脚的功能(详细信息,请参见表 15-3)。如果引脚配置为 COM 驱动,则将禁止端口 I/O 功能,并改写该引脚的 TRIS 设置。

注: 上电复位时, LMUX1:LMUX0 位为 00 a

表 15-3: PORTE<6:4> 功能

• -		, , , , , _	
LMUX1: LMUX0	PORTE<6>	PORTE<5>	PORTE<4>
00	数字 I/O	数字 I/O	数字 I/O
01	数字 I/O	数字 I/O	COM1 驱动器
10	数字 I/O	COM2 驱动器	COM1 驱动器
11	COM3 驱动器	COM2 驱动器	COM1 驱动器

15.5 段使能

LCDSEx 寄存器用于选择每个段引脚的引脚功能。置 1 某位将相应引脚配置为段驱动器并禁止数字 I/O 功能。在 LCDSEx 寄存器中被置 1 的任何位将改写该引脚的 TRIS 位设置。

注: 上电复位时,这些引脚被配置为数字 I/O。

15.6 像素控制

LCDDATAx 寄存器中的位用于定义像素状态。每一位只定义一个像素。

表 15-2 给出了 LCDDATAx 寄存器中每一位与各个公共端和段信号间的相互关系。没有用于显示的LCD 像素地址可用作通用 RAM。

© 2007 Microchip Technology Inc. 超前信息 DS39770A_CN 第 167 页

15.7 LCD 帧频率

COM 和 SEG 输出改变的速率称为 LCD 帧频率。帧频率由 LP3:LP0 位(LCDPS<3:0>)进行设置,并受所使用的复用模式影响。复用模式、LP 位设置和帧速率之间的关系如表 15-4 和表 15-5 所示。

表 15-4: 帧频率计算公式

复用模式	帧频率(Hz)
静态	时钟源 /(4 x 1 x (LP3:LP0 + 1))
1/2	时钟源 /(2 x 2 x (LP3:LP0 + 1))
1/3	时钟源 /(1 x 3 x (LP3:LP0 + 1))
1/4	时钟源 /(1 x 4 x (LP3:LP0 + 1))

表 15-5: LP 预分频器设置对应的近似帧 频率 (单位 Hz)

<u> </u>						
LP3:LP0	复用模式					
LP3:LP0	静态	1/2	1/3	1/4		
1	125	125	167	125		
2	83	83	111	83		
3	62	62	83	62		
4	50	50	67	50		
5	42	42	56	42		
6	36	36	48	36		
7	31	31	42	31		

15.8 LCD 波形产生

LCD 波形产生基于如下理论:不透明像素上的净交流电压应该为最大值而透明像素上的净交流电压应该为最小值。任何像素上的净直流电压应该为零。


COM 信号表示每个公共端的时间片,而 SEG 中包含像素数据。像素信号(COM-SEG)中不包含直流分量,并且只可取两个 rms 值之一。高 rms 值会产生不透明像素而低 rms 值产生透明像素。


随着公共端数量的增加,两个rms 值间的判别比逐渐减小。判别比表示显示器可具有的最大对比度。


可以用两种波形驱动 LCD: A型和B型。在A型波形中,相位在每个公共端类型中改变;然而在B型波形中,相位在每个帧边界上改变。这样,A型波形在单帧上维持 0 VDc 而 B型波形则需要两个帧。


- 注 1: 如果要通过将LCD休眠位置1(LCDCON<6>为 1)进入功耗管理休眠模式,则必须格外小心,因为只有当所有像素上的 VDC 为 0 时才可执行休眠。
 - 2: 当LCD时钟源为系统时钟时,不论SPLEN 位设置如何,只要单片机进入休眠模式, LCD 模块就会进入休眠模式。因此,在进 入休眠模式之前,应注意查看所有像素上 的 VDC 是否为 0。


图 15-6 到图 15-16 给出了 A 型和 B 型波形在静态、1/2 复用、 1/3 复用和 1/4 复用驱动时的波形图。





























15.9 LCD 中断


LCD 定时发生器提供了一个中断,该中断用于定义LCD 的帧时序。该中断可以在一个新帧开始时写入像素数据,在帧边界处写像素数据可使图像过渡更清晰。该中断还可用于同步 LCD 和外部事件。例如,与外部段驱动的接口,使更新段数据与 LCD 帧同步。

一个新帧开始于COM0公共端信号的起始边界。在LCD 控制器完成对帧所需的像素数据访问后,将立即产生中断。中断发生在帧边界(TFINT)前的某一固定时间,如图 15-17 所示。在中断发生的 TFWR 时间后,LCD 控制器将开始访问下一帧数据。新数据必须在 TFWR 内写入,因为之后 LCD 控制器将开始访问下一帧数据。

当 LCD 驱动器运行 B 型波形且 LMUX1:LMUX0 位不为 00 时,需要处理一些额外问题。由于需要用两帧时间来 维持像素上的直流电压为零,因此在此期间像素数据要 保持不变。一旦像素数据发生改变,奇数帧波形和偶数 帧波形不再互补,在面板中会引入一个直流分量。因此,当使用 B 型波形时,用户必须同步 LCD 像素更新,该更新发生在帧中断后的下一帧中。

在B型波形时要保证正确的写入时序,中断只能发生在完整的相位间隔内。当禁止写入时,如果用户试图进行写操作,WERR(LCDCON<5>)位将被置1。

注: 当选择 A 型波形和选择不带复用 (静态) 的 B 型波形时,不会产生中断。



15.10 在休眠模式下的操作

LCD 模块可以在休眠模式下工作。模式选择由 SLPEN 位 (LCDCON<6>) 控制。将 SLPEN 位置 1 允许 LCD 模块进入休眠模式。清零 SLPEN 位允许模块在休眠模式下继续工作。

如果执行 SLEEP 指令并且当 SLPEN = 1 时,LCD 模块将中止所有功能,进入极低电流消耗模式。模块将立即停止工作并在段和公共端上都输出最小LCD驱动电压,如图 15-18 所示。

为确保没有直流分量引入面板, SLEEP 指令应紧跟在 LCD 帧边界后执行。可用 LCD 中断判定帧边界。延时 的计算请参见**第 15.9 节 "LCD 中断"**中的公式。

如果执行了 SLEEP 指令且 SLPEN = 0,则模块将继续显示 LCDDATA 寄存器的当前内容。要使模块在休眠模式下继续工作,时钟源必须为 Timer1 振荡器或内部振


荡器之一(INTRC 或 INTOSC 作为默认系统时钟)。在休眠模式下,LCD 数据不能改变。在此模式下,LCD 模块电流消耗并未降低,然而器件的整体消耗将因内核和其他外设功能的关闭而降低。

如果选择了系统时钟并把模块配置为非休眠模式,则模块将忽略 SLPEN 位并立即停止工作。段和公共端上输出的为最小 LCD 驱动电压。

15.10.1 在休眠模式下使用 LCD 稳压器

与使用模式 3 (电阻梯形网络)偏置的应用相比,在休眠模式下,使用LCD稳压器来产生偏置的应用可能无法获得同等程度的功耗降低。在模式 0 (其中电荷泵有效)操作中尤其如此。

如果使用模式 0、模式 1 或模式 2 来产生偏置,则软件对比度控制将不可用。



超前信息

15.11 配置 LCD 模块

以下是配置 LCD 模块的步骤:

- 1. 使用 LP3:LP0 (LCDPS<3:0>) 位选择帧时钟预 分频比。
- 2. 使用LCDSEx寄存器将相应的引脚配置为段驱动引脚。
- 3. 使用 LCDCON 寄存器配置 LCD 模块:
 - 复用和偏置模式 (LMUX1:LMUX0)
 - 时钟源(CS1:CS0)
 - 休眠模式 (SLPEN)
- 4. 将初始值写入像素数据寄存器 LCDDATA0 到 LCDDATA23。
- 5. 配置 LCD 稳压器:
 - a) 如果要使用 M2 或 M3 偏置配置,通过将 CKSEL<1:0> (LCDREG<1:0>) 设置为 00 来关闭稳压器。置 1 或清零 CPEN 位 (LCDREG<6>) 将相应选择模式2或模式3。
 - b) 如果要使用 M0 或 M1 产生偏置:
 - 使用 BIAS<2:0> 位(LCDREG<5:3>)设 置 VBIAS 电平。
 - 置 1 或清零 CPEN 位来使能或禁止电荷 泵。
 - 置1或清零 MODE13 位 (LCDREG<2>)
 来选择偏置模式。
 - 使用 CKSEL<1:0> 位选择稳压器时钟源。
- 清零 LCD 中断标志位 LCDIF (PIR3<6>),如 有必要,通过将 LCDIE 位 (PIE3<6>)置1来 允许中断。
- 7. 通过将 LCDEN 位(LCDCON<7>)置 1,使能 LCD 模块。

表 15-6: 与 LCD 操作相关的寄存器

名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	复位值 所在页
INTCON	GIE/GIEH	PEIE/GIEL	TMR0IE	INT0IE	RBIE	TMR0IF	INT0IF	RBIF	51
PIR3	_	LCDIF	RC2IF	TX2IF	_	CCP2IP	CCP1IP	_	54
PIE3	_	LCDIE	RC2IE	TX2IE	_	CCP2IF	CCP1IF	_	54
IPR3	_	LCDIP	RC2IP	TX2IP	_	CCP2IE	CCP1IE	_	54
RCON	IPEN	-	_	RI	TO	PD	POR	BOR	52
LCDDATA23 ⁽¹⁾	S47C3	S46C3	S45C3	S44C3	S43C3	S42C3	S41C3	S40C3	55
LCDDATA22	S39C3 ⁽¹⁾	S38C3 ⁽¹⁾	S37C3 ⁽¹⁾	S36C3 ⁽¹⁾	S35C3 ⁽¹⁾	S34C3 ⁽¹⁾	S33C3 ⁽¹⁾	S32C3	55
LCDDATA21	S31C3	S30C3	S29C3	S28C3	S27C3	S26C3	S25C3	S24C3	55
LCDDATA20	S23C3	S22C3	S21C3	S20C3	S19C3	S18C3	S17C3	S16C3	55
LCDDATA19	S15C3	S14C3	S13C3	S12C3	S11C3	S10C3	S09C3	S08C3	55
LCDDATA18	S07C3	S06C3	S05C3	S04C3	S03C3	S02C3	S01C3	S00C3	55
LCDDATA17 ⁽¹⁾	S47C2	S46C2	S45C2	S44C2	S43C2	S42C2	S41C2	S40C2	55
LCDDATA16	S39C2 ⁽¹⁾	S38C2 ⁽¹⁾	S37C2 ⁽¹⁾	S36C2 ⁽¹⁾	S35C2 ⁽¹⁾	S34C2 ⁽¹⁾	S33C2 ⁽¹⁾	S32C2	55
LCDDATA15	S31C2	S30C2	S29C2	S28C2	S27C2	S26C2	S25C2	S24C2	55
LCDDATA14	S23C2	S22C2	S21C2	S20C2	S19C2	S18C2	S17C2	S16C2	55
LCDDATA13	S15C2	S14C2	S13C2	S12C2	S11C2	S10C2	S09C2	S08C2	55
LCDDATA12	S07C2	S06C2	S05C2	S04C2	S03C2	S02C2	S01C2	S00C2	55
LCDDATA11 ⁽¹⁾	S47C1	S46C1	S45C1	S44C1	S43C1	S42C1	S41C1	S40C1	55
LCDDATA10	S39C1 ⁽¹⁾	S38C1 ⁽¹⁾	S37C1 ⁽¹⁾	S36C1 ⁽¹⁾	S35C1 ⁽¹⁾	S34C1 ⁽¹⁾	S33C1 ⁽¹⁾	S32C1	55
LCDDATA9	S31C1	S30C1	S29C1	S28C1	S27C1	S26C1	S25C1	S24C1	55
LCDDATA8	S23C1	S22C1	S21C1	S20C1	S19C1	S18C1	S17C1	S16C1	55
LCDDATA7	S15C1	S14C1	S13C1	S12C1	S11C1	S10C1	S09C1	S08C1	55
LCDDATA6	S07C1	S06C1	S05C1	S04C1	S03C1	S02C1	S01C1	S00C1	55
LCDDATA5 ⁽¹⁾	S47C0	S46C0	S45C0	S44C0	S43C0	S42C0	S41C0	S40C0	55
LCDDATA4	S39C0 ⁽¹⁾	S38C0 ⁽¹⁾	S37C0 ⁽¹⁾	S36C0 ⁽¹⁾	S35C0 ⁽¹⁾	S34C0 ⁽¹⁾	S33C0 ⁽¹⁾	S32C0	53
LCDDATA3	S31C0	S30C0	S29C0	S28C0	S27C0	S26C0	S25C0	S24C0	53
LCDDATA2	S23C0	S22C0	S21C0	S20C0	S19C0	S18C0	S17C0	S16C0	53
LCDDATA1	S15C0	S14C0	S13C0	S12C0	S11C0	S10C0	S09C0	S08C0	53
LCDDATA0	S07C0	S06C0	S05C0	S04C0	S03C0	S02C0	S01C0	S00C0	53
LCDSE5 ⁽¹⁾	SE47	SE46	SE45	SE44	SE43	SE42	SE41	SE40	53
LCDSE4	SE39 ⁽¹⁾	SE38 ⁽¹⁾	SE37 ⁽¹⁾	SE36 ⁽¹⁾	SE35 ⁽¹⁾	SE34 ⁽¹⁾	SE33 ⁽¹⁾	SE32	53
LCDSE3	SE31	SE30	SE29	SE28	SE27	SE26	SE25	SE24	53
LCDSE2	SE23	SE22	SE21	SE20	SE19	SE18	SE17	SE16	53
LCDSE1	SE15	SE14	SE13	SE12	SE11	SE10	SE09	SE08	53
LCDSE0	SE07	SE06	SE05	SE04	SE03	SE02	SE01	SE00	53
LCDCON	LCDEN	SLPEN	WERR	_	CS1	CS0	LMUX1	LMUX0	53
LCDPS	WFT	BIASMD	LCDA	WA	LP3	LP2	LP1	LP0	53
LCDREG	_	CPEN	BIAS2	BIAS1	BIAS0	MODE13	CKSEL1	CKSEL0	

图注: — = 未用,读为 0。LCD操作不使用阴影单元。

注 1: 这些寄存器或位在 64 引脚器件上未实现。

注:

16.0 主控同步串行口 (MSSP) 模块

16.1 主控 SSP (MSSP) 模块概述

主控同步串行口(MSSP)模块是用于同其他外设或单片机器件进行通信的串行接口。这些外设器件可以是串行 EEPROM、移位寄存器、显示驱动器和 A/D 转换器等。 MSSP 模块有下列两种工作模式:

- 串行外设接口 (Serial Peripheral Interface, SPI)
- I²C™
 - 全主控模式
 - 从动模式 (支持广播地址呼叫)

I²C 接口硬件上支持下列模式:

- 主控模式
- 多主机模式
- 从动模式

16.2 控制寄存器

MSSP 模块有三个相关的控制寄存器,包括一个状态寄存器(SSPSTAT)和两个控制寄存器(SSPCON1 和SSPCON2)。根据 MSSP 模块是在 SPI 模式还是 I²C 模式下工作,这些寄存器的用途及它们各自的位将完全不同。

下面各节会提供更多详细信息。

16.3 SPI 模式


SPI 模式允许同时同步发送和接收 8 位数据。器件支持 SPI 的所有四种模式。通常使用以下三个引脚来实现通 信:

- 串行数据输出 (Serial Data Out, SDO) ——RC5/SDO
- 串行数据输入(Serial Data In,SDI)—— RC4/SDI/SDA
- 串行时钟(Serial Clock, SCK)——RC3/SCK/SCL

此外, 当处于从动工作模式时要使用第4根引脚:

从动选择 (Slave Select, SS) ——RF7/SS
 图 16-1 给出了 MSSP 模块在 SPI 模式下的工作原理框

图 16-1: MSSP 框图 (SPI 模式)



16.3.1 寄存器

MSSP 模块有四个寄存器用于 SPI 工作模式。这些寄存器包括:

- MSSP 控制寄存器 1 (SSPCON1)
- MSSP 状态寄存器 (SSPSTAT)
- 串行接收 / 发送缓冲寄存器 (SSPBUF)
- MSSP 移位寄存器 (SSPSR) ——不可直接访问

SSPCON1 和 SSPSTAT 是 SPI 模式下的控制寄存器和状态寄存器。SSPCON1 寄存器是可读写的。SSPSTAT 的低 6 位是只读的,而高 2 位是可读写的。

SSPSR 是用来将数据移入或移出的移位寄存器。 SSPBUF 是缓冲寄存器,可用于数据字节的写入或读 出。

接收数据时,SSPSR 和 SSPBUF 共同构成一个双重缓冲接收器。当 SSPSR 接收到一个完整的字节之后,该字节会被送入SSPBUF,同时将中断标志位SSPIF置1。

在数据发送过程中, SSPBUF 不是双重缓冲的, 对 SSPBUF 的写操作将同时写入 SSPBUF 和 SSPSR。

寄存器 16-1: SSPSTAT: MSSP 状态寄存器 (SPI 模式)

R/W-0	R/W-0	R-0	R-0	R-0	R-0	R0	R-0
SMP	CKE ⁽¹⁾	D/ A	Р	S	R/W	UA	BF
bit 7							bit 0

图注:			
R = 可读位	W = 可写位	U = 未用位,读为 0	
-n = POR 值	1 = 置 1	0 = 清零	x = 未知

bit 7 SMP: 采样位

SPI 主控模式:

1 = 在数据输出时间的末端采样输入数据 0 = 在数据输出时间的中间采样输入数据

SPI 从动模式:

当 SPI 工作在从动模式时,必须将 SMP 清零。

bit 6 **CKE:** SPI 时钟选择位 ⁽¹⁾

1 = 时钟状态从有效转换到空闲时发送

0 = 时钟状态从空闲转换到有效时发送

bit 5 **D/A:** 数据 / 地址位

只在 I²C™ 模式下使用。

P: 停止位

只在 I^2C 模式下使用。当禁止 MSSP 模块 (SSPEN 清零)时,该位被清零。

bit 3 **S:** 启动位

只在 I^2C 模式下使用。

bit 2 **R/W**: 读/写信息位

只在 I^2C 模式下使用。

bit 1 UA: 更新地址位

只在 I^2C 模式下使用。

bit 0 **BF:** 缓冲器满状态位 (仅用于接收模式)

1 = 接收完成, SSPBUF 满

0 = 接收未完成, SSPBUF 空

注 1: 时钟状态的极性由 CKP 位 (SSPCON1<4>) 设置。

寄存器 16-2: SSPCON1: MSSP 控制寄存器 1 (SPI 模式)

R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
WCOL	SSPOV ⁽¹⁾	SSPEN ⁽²⁾	CKP	SSPM3 ⁽³⁾	SSPM2 ⁽³⁾	SSPM1 ⁽³⁾	SSPM0 ⁽³⁾
bit 7	•						bit 0

图注:

R = 可读位 W = 可写位 U = 未用位, 读为 0

bit 7 WCOL: 写冲突检测位 (仅用于发送模式)

1 = 正在发送前一个字时,又有数据写入 SSPBUF 寄存器 (必须用软件清零)

0 = 未发生冲突

bit 6 **SSPOV:** 接收溢出指示位 ⁽¹⁾

SPI 从动模式:

1 = SSPBUF 中仍保存前一数据时,又接收到一个新的字节。如果发生溢出,SSPSR 中的数据会丢失。 溢出只会在从动模式下发生。即使只是发送数据,用户也必须读 SSPBUF,以避免将溢出标志位置 1 (该位必须用软件清零)。

0 = 无溢出

bit 5 **SSPEN:** 主控同步串口使能位 ⁽²⁾

1 = 使能串口并将 SCK、SDO、SDI 和 SS 配置为串口引脚

0 = 禁止串口并将上述引脚配置为 I/O 端口引脚

bit 4 CKP: 时钟极性选择位

1=空闲状态时,时钟为高电平

0=空闲状态时,时钟为低电平

bit 3-0 **SSPM3:SSPM0:** 主控同步串口模式选择位 ⁽³⁾

0101 = SPI 从动模式,时钟 = SCK 引脚,禁止 SS 引脚控制,可将 SS 用作 I/O 引脚

0100 = SPI 从动模式,时钟 = SCK 引脚,使能 \overline{SS} 引脚控制

0011 = SPI 主控模式, 时钟 = TMR2 输出 /2

0010 = SPI 主控模式, 时钟 = Fosc/64

0001 = SPI 主控模式,时钟 = Fosc/16

0000 = SPI 主控模式, 时钟 = Fosc/4

- **注 1:** 在主控模式下,溢出位不会被置 1,因为每次接收 (和发送)新数据都是通过写入 SSPBUF 寄存器启动的。
 - 2: 当使能时,必须将这些引脚正确地配置为输入或输出。
 - 3: 在此未列出的位组合用于保留或仅在 I²C™ 模式下使用。

16.3.2 工作原理

当初始化 SPI 时,需要指定几个选项。可以通过编程相应的控制位(SSPCON1<5:0> 和 SSPSTAT<7:6>)来指定。这些控制位用于指定以下选项:

- 主控模式 (SCK 作为时钟输出)
- 从动模式 (SCK 作为时钟输入)
- 时钟极性 (SCK 的空闲状态)
- 数据输入采样相位 (数据输出时间的中间或末尾)
- 时钟边沿 (在 SCK 的上升沿 / 下降沿输出数据)
- 时钟速率 (仅用于主控模式)
- 从动选择模式 (仅用于从动模式)

MSSP 模块由一个发送 / 接收移位寄存器(SSPSR)和一个缓冲寄存器(SSPBUF)组成。SSPSR 将数据移入 / 移出器件,最高有效位在前。在新数据接收完毕前,SSPBUF 保存上次写入 SSPSR 的数据。一旦 8 位数据接收完毕,该字节就被移入 SSPBUF 寄存器。然后,缓冲器满检测位 BF (SSPSTAT<0>) 和中断标志位 SSPIF 被置1。这种双重缓冲数据接收方式 (SSPBUF),允许在 CPU

读取刚接收的数据之前,就开始接收下一个字节。在数据发送 / 接收期间,任何试图写 SSPBUF 寄存器的操作都无效,并且写冲突检测位 WCOL(SSPCON1<7>)将被置1。用户必须用软件将 WCOL 位清零才能判断以后对SSPBUF 寄存器的写入是否成功。

为确保应用软件能有效地接收数据,在下一个要发送的数据字节写入 SSPBUF 之前,读取 SSPBUF 中现有的数据。缓冲器满位 BF(SSPSTAT<0>)用于表示何时SSPBUF 装入了接收到的数据(发送完成)。当 SSPBUF 中的数据被读取后,BF 位即被清零。如果 SPI 仅仅作为一个发送器,则不必理会该数据。通常,可用 MSSP 中断来判断发送 / 接收是否已完成。必须读取和 / 或写入 SSPBUF。如果不打算使用中断,用软件查询的方法同样可确保不会发生写冲突。例 16-1 举例说明了装载 SSPBUF(SSPSR)进行数据发送的过程。

不能直接读写 SSPSR 寄存器,只能通过寻址 SSPBUF 寄存器来访问。此外, SSPSTAT 寄存器用于指示各种 状态。

例 16-1: 装载 SSPBUF (SSPSR) 寄存器

LOOP	BTFSS	SSPSTAT, BF	;Has data been received (transmit complete)?
	BRA	LOOP	; No
	MOVF	SSPBUF, W	;WREG reg = contents of SSPBUF
	MOVWF	RXDATA	;Save in user RAM, if data is meaningful
	MOVF	TXDATA, W	;W reg = contents of TXDATA
	MOVWF	SSPBUF	;New data to xmit

16.3.3 使能 SPI I/O

要使能串口,MSSP 使能位 SSPEN (SSPCON1<5>)必须置 1。要复位或重新配置 SPI 模式,要先将 SSPEN 位清零,重新初始化 SSPCON 寄存器,然后将 SSPEN 位置 1。这将把 SDI、SDO、SCK 和 SS 引脚配置为串口引脚。要让上述引脚充当串口,必须正确设置其中一些引脚的数据方向位(在 TRIS 寄存器中):

- SDI 由 SPI 模块自动控制
- SDO 必须将 TRISC<5> 位清零
- SCK (主控模式) 必须将 TRISC<3> 位清零
- SCK (从动模式) 必须将 TRISC<3> 位置 1
- SS 必须将 TRISF<7> 位置 1

对于不需要的串口功能,可通过将对应的数据方向寄存器(TRIS)设置为相反值来屏蔽。


16.3.4 漏极开路输出选项


SDO 输出和 SCK 时钟引脚的驱动器可以有选择地配置 为漏极开路输出。此功能使引脚上的电平可通过外部上 拉电阻上拉至较高的电平,并且无需额外的电平转换器 件就可使输出与外部电路进行通信。 漏极开路输出选项由 SPIOD 位 (TRISG<7>)控制。 通过将该位置 1 可将两个引脚配置为漏极开路操作。

16.3.5 典型连接

图 16-2 给出了两个单片机之间的典型连接。主器件(处理器 1)通过发送 SCK 信号来启动数据传输。在两个处理器的移位寄存器之间,数据在编程设定的时钟边沿被传送,并在相反的时钟边沿被锁存。必须将两个处理器的时钟极性(CKP)设置为相同,这样就可以同时收发数据。数据是否有效,取决于应用软件。这就导致以下三种数据传输情形:

- 主器件发送数据——从器件发送无效 (Dummy) 数据
- 主器件发送数据——从器件发送数据
- 主器件发送无效数据——从器件发送数据





16.3.6 主控模式

因为由主器件控制 SCK 信号,所以它可以在任意时刻启动数据传输。主器件根据软件协议确定从器件(图 16-2中的处理器 2)应在何时广播数据。


在主控模式下,数据一旦写入SSPBUF寄存器就开始发送或接收。如果只打算将SPI作为接收器,则可以禁止SDO输出(将其编程设置为输入)。SSPSR寄存器按设置的时钟速率,对SDI引脚上的信号进行连续移位输入。每收到一个字节,就将其装入SSPBUF寄存器,就像接收到普通字节一样(中断和状态位相应置 1)。这在以"线路活动监控"(Line Activity Monitor)方式工作的接收器应用中很有用。

可通过对 CKP 位(SSPCON1<4>)进行适当的编程来选择时钟极性。图 16-3、图 16-5 和图 16-6 将给出 SPI通信的波形图,其中最先发送的是最高有效位。在主控模式下,SPI 时钟速率(位速率)可由用户编程设定为下面几种之一:

- Fosc/4 (或 Tcy)
- Fosc/16 (或4 Tcy)
- Fosc/64 (或 16 Tcy)
- Timer2 输出 /2

这样可使数据速率最高达到 10.00 Mbps (时钟频率为 40 MHz)。

图 16-3 给出了主控模式的波形图。当 CKE 位置 1 时,SDO 数据在 SCK 出现时钟边沿前一直有效。图中所示的输入采样的变化由 SMP 状态位反映。图中给出了将接收到的数据装入 SSPBUF 的时间。



16.3.7 从动模式

在从动模式下,当 SCK 引脚上有外部时钟脉冲时启动 发送和接收数据。当最后一位数据被锁存后,中断标志 位 SSPIF 置 1。

在 SPI 从动模式下使能该模块时,时钟线必须与适当的空闲状态相匹配。时钟线可通过读 SCK 引脚来查看。空闲状态由 CKP 位(SSPCON1<4>)决定。

在从动模式下,外部时钟由 SCK 引脚上的外部时钟源 提供。外部时钟必须满足电气规范中规定的高电平和低 电平的最短时间要求。

在休眠模式下,从器件仍可发送/接收数据。当接收到一个字节时,器件从休眠状态中唤醒。

16.3.8 从动选择同步


SS 引脚允许同步从动模式。SPI 必须处于从动模式,并使能 SS 引脚控制 (SSPCON1<3:0> = 04h)。当 SS 引脚为低电平时,使能数据的发送和接收,同时 SDO 引脚


被驱动。当 SS 引脚变为高电平时,即使是在字节的发送过程中,也不再驱动 SDO 引脚,而是将其变成悬空输出状态。根据应用需要,可在 SDO 引脚上外接上拉/下拉电阻。


- 注 1: 当 SPI 处于从动模式,并且使能 SS 引脚控制(SSPCON1<3:0> = 0100)时,如果 SS 引脚设置为 VDD 电平将使 SPI 模块复位。
 - **2:** 如果 SPI <u>用于</u>从动模式并且 CKE 置 1,则 必须使能 SS 引脚控制。

当 SPI 模块复位后,位计数器被强制为 0。这是通过强制将 SS 引脚拉为高电平或将 SSPEN 位清零来实现的。

将 SDO 引脚和 SDI 引脚相连,可以仿真二线制通信。当 SPI 需要作为接收器工作时, SDO 引脚可以被配置为输入端。这样就禁止了从 SDO 发送数据。因为 SDI 不会引起总线冲突,所以可以一直将其保留为输入(SDI 功能)。







16.3.9 在功耗管理模式下的操作

在 SPI 主控模式下,模块时钟速度与全功耗模式下的不同;处于休眠模式时,所有时钟都停止。

在空闲模式下,需要为外设提供一个时钟。该时钟应该来自于主时钟源、辅助时钟源(32.768 kHz 的 Timer1 振荡器)或 INTRC 时钟源。更多信息,请参见**第 2.3 节 "时钟源与振荡器切换"**。

在大多数情况下,主器件为 SPI 数据提供的时钟速度并不重要;但是,每个系统都应该评估此因素。

如果允许了 MSSP 中断,那么当主器件发送完数据时这些中断可以将控制器从休眠模式或某种空闲模式唤醒。如果不想从休眠或空闲模式退出,应该禁止 MSSP 中断。

如果选择了休眠模式,所有模块的时钟都将停止,并且 在器件被唤醒前,发送/接收将保持此停滞状态。当器 件返回到运行模式后,该模块将恢复发送和接收数据。

在 SPI 从动模式下, SPI 发送 / 接收移位寄存器与器件异步工作。这可以使器件处于任何功耗管理模式下,而且数据仍可被移入 SPI 发送 / 接收移位寄存器。当 8 位数据全部接收到后, MSSP 中断标志位将置 1,并且如果允许中断的话,器件被唤醒。

16.3.10 复位的影响

复位操作会禁止 MSSP 模块并终止当前的数据传输。

16.3.11 总线模式兼容性

表 16-1 中所示是标准 SPI 模式与 CKP 和 CKE 控制位 状态的对应关系。

表 16-1: SPI 总线模式

		立状态
标准 SPI 模式术语	СКР	CKE
0, 0	0	1
0, 1	0	0
1, 0	1	1
1, 1	1	0

还有一个 SMP 位用来控制数据何时被采样。

表 16-2: 与 SPI 操作相关的寄存器

名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	复位值 所在页
INTCON	GIE/GIEH	PEIE/GIEL	TMR0IE	INT0IE	RBIE	TMR0IF	INT0IF	RBIF	51
PIR1	_	ADIF	RC1IF	TX1IF	SSPIF	_	TMR2IF	TMR1IF	54
PIE1	_	ADIE	RC1IE	TX1IE	SSPIE	_	TMR2IE	TMR1IE	54
IPR1	_	ADIP	RC1IP	TX1IP	SSPIP	1	TMR2IP	TMR1IP	54
TRISC	TRISC7	TRISC6	TRISC5	TRISC4	TRISC3	TRISC2	TRISC1	TRISC0	54
TRISF	TRISF7	TRISF6	TRISF5	TRISF4	TRISF3	TRISF2	TRISF1	_	54
TRISG	SPIOD	CCP2OD	CCP10D	TRISG4	TRISG3	TRISG2	TRISG1	TRISG0	54
SSPBUF	SSPBUF MSSP 接收缓冲器 / 发送寄存器							52	
SSPCON1	WCOL	SSPOV	SSPEN	CKP	SSPM3	SSPM2	SSPM1	SSPM0	52
SSPSTAT	SMP	CKE	D/Ā	Р	S	R/W	UA	BF	52

图注: SPI 模式下的 MSSP 模块不使用阴影单元。

16.4 I²C 模式

MSSP 模块工作在 I²C 模式时,可以实现所有的主控和从动功能(包括广播呼叫支持),并且硬件上提供启动位和停止位的中断来判断总线何时空闲(多主机功能)。 MSSP 模块实现了标准模式规范以及 7 位和 10 位寻址。

有两个引脚用于数据传输:

- 串行时钟 (SCL) ——RC3/SCK/SCL
- 串行数据 (SDA) ——RC4/SDI/SDA

用户必须通过将 TRISC<4:3> 位置 1 将上述引脚配置为输入引脚。

MSSP 框图 (I²C™ 模式) 图 16-7: 内部 数据总线 SSPBUF 寄存器 SCL \times 移位 时钟 SDA \times SSPSR 寄存器 MSb I Sh 匹配检测 ▶ 地址匹配 地址屏蔽 SSPADD 寄存器 S位和P位 启动和 置1或复位 停止位检测 (SSPSTAT 寄存器)

16.4.1 寄存器

MSSP 模块有 6 个寄存器用于 I^2C 操作。这些寄存器包括:

- MSSP 控制寄存器 1 (SSPCON1)
- MSSP 控制寄存器 2 (SSPCON2)
- MSSP 状态寄存器 (SSPSTAT)
- 串行接收/发送缓冲寄存器 (SSPBUF)
- MSSP 移位寄存器 (SSPSR) ——不可直接访问
- MSSP 地址寄存器 (SSPADD)

SSPCON1、SSPCON2和 SSPSTAT 是在 I²C 模式下的控制寄存器和状态寄存器。SSPCON1和 SSPCON2寄存器是可读写的。SSPSTAT的低 6位是只读的,而高 2位是可读写的。

SSPCON2 的多数位会呈现不同的功能,取决于该模块是运行在主控还是从动模式下; bit <5:2>在从动模式下也会显示不同的名称。寄存器 16-5 (主控模式)和寄存器 16-6 (从动模式)显示了 SSPCON2 的不同方面。

SSPSR 是用来将数据移入或移出的移位寄存器。 SSPBUF 是缓冲寄存器,可用于数据字节的写入或读出。

当 MSSP 被配置为工作在 I²C 从动模式下时, SSPADD 寄存器将保存从器件的地址。当 MSSP 工作在主控模式下时, SSPADD 的低 7 位用作波特率发生器的重载值。

接收数据时,SSPSR 和 SSPBUF 共同构成一个双重缓冲接收器。当 SSPSR 接收到一个完整的字节之后,该字节会被送入SSPBUF,同时将中断标志位SSPIF置1。

在数据发送过程中, SSPBUF 不是双重缓冲的, 对 SSPBUF 的写操作将同时写入 SSPBUF 和 SSPSR。

寄存器 16-3: SSPSTAT: MSSP 状态寄存器 (I²C™ 模式)

R/W-0	R/W-0	R-0	R-0	R-0	R-0	R0	R-0
SMP	CKE	D/A	P ⁽¹⁾	S ⁽¹⁾	R/W	UA	BF
bit 7							bit 0

图注:

R = 可读位 W = 可写位 U = 未用位, 读为 0

-n = POR 值 1 = 置 1 0 = 清零 x = 未知

bit 7 SMP: 边沿斜率控制位

在主控或从动模式下:

1 = 标准速度模式下禁止边沿斜率控制 (100 kHz 和 1 MHz)

0 = 高速模式下使能边沿斜率控制 (400 kHz)

bit 6 CKE: SMBus 选择位

在主控或从动模式下:

1 = 使能 SMBus 特定输入

0 = 禁止 SMBus 特定输入

bit 5 **D/A:** 数据 / 地址位

在主控模式下:

保留。

在从动模式下:

1=表示上一个接收或发送的字节是数据

0=表示上一个接收或发送的字节是地址

bit 4 **P:** 停止位 ⁽¹⁾

1=表示最近检测到停止位

0 = 最近未检测到停止位

bit 3 **S:** 启动位 ⁽¹⁾

1 = 表示最近检测到起始位

0 = 最近未检测到起始位

bit 2 **R/W**:读/写信息位(仅用于 I²C 模式)

在从动模式下: (2)

1 = 读

0 = 写

在主控模式下: (3)

1 = 正在进行发送

0 = 未进行发送

bit 1 UA: 更新地址位 (仅用于 10 位从动模式)

1 = 表示用户需要更新 SSPADD 寄存器中的地址

0 = 不需要更新地址

bit 0 BF: 缓冲器满状态位

在发送模式下:

1 = SSPBUF 已满

0 = SSPBUF 为空

在接收模式下:

1 = SSPBUF 已满 (不包括 ACK 和停止位)

0 = SSPBUF 为空 (不包括 ACK 和停止位)

注 1: 该位在复位及 SSPEN 清零时被清零。

2: 该位保存最后一个地址匹配后的 R/W 位信息。该位仅在从地址匹配到下一个起始位、停止位或非 ACK 位 之间有效。

3: 将该位与 SEN、 RSEN、 PEN、 RCEN 或 ACKEN 进行或运算将指示 MSSP 是否处于有效模式。

寄存器 16-4: SSPCON1: MSSP 控制寄存器 1 (I²C™ 模式)

R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
WCOL	SSPOV	SSPEN ⁽¹⁾	CKP	SSPM3	SSPM2	SSPM1	SSPM0
bit 7							bit 0

图注:

R = 可读位 W = 可写位 U = 未用位, 读为 0

bit 7 WCOL: 写冲突检测位

在主控发送模式下:

1 = 当 I²C 不满足启动发送数据的条件时,试图向 SSPBUF 寄存器写入数据 (必须用软件清零)

0 = 未发生冲突

在从动发送模式下:

1 = 正在发送前一个字时,又有数据写入 SSPBUF 寄存器 (必须用软件清零)

0 = 未发生冲突

在接收模式 (主控或从动模式)下:

该位是无关位。

bit 6 SSPOV:接收溢出指示位

在接收模式下:

1 = SSPBUF 寄存器仍在保存前一字节时,接收到一个新的字节 (必须用软件清零)

0 = 无溢出

在发送模式下:

在发送模式下,该位是无关位。

bit 5 **SSPEN:** 主控同步串口使能位 (1)

1 = 使能串口并将 SDA 和 SCL 引脚配置为串口引脚

0 = 禁止串口并将上述引脚配置为 I/O 端口引脚

bit 4 CKP: SCK 释放控制位

在从动模式下:

1=释放时钟

0=保持时钟低电平(时钟延长),用来确保数据建立时间

在主控模式下:

在此模式下未使用。

bit 3-0 SSPM3:SSPM0: 同步串口模式选择位

1111 = I²C 从动模式, 10 位地址,并允许启动位和停止位中断

1110 = I^2C 从动模式,7 位地址,并允许启动位和停止位中断

 $1011 = I^2C$ 由固件控制的主控模式 (从器件空闲)

1000 = I²C 主控模式,时钟 = Fosc/(4 * (SSPADD + 1))

0111 = I²C 从动模式, 10 位地址

0110 = I²C 从动模式, 7位地址

此处未列出的位组合为保留或只用于 SPI 模式。

注 1: 当该位被使能时,必须将 SDA 和 SCL 引脚配置为输入引脚。

寄存器 16-5: SSPCON2: MSSP 控制寄存器 2 (I²C™ 主控模式)

R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
GCEN	ACKSTAT	ACKDT ⁽¹⁾	ACKEN ⁽²⁾	RCEN ⁽²⁾	PEN ⁽²⁾	RSEN ⁽²⁾	SEN ⁽²⁾
bit 7							bit 0

 图注:
 R = 可读位
 W = 可写位
 U = 未用位,读为 0

 -n = POR 值
 1 = 置 1
 0 = 清零
 x = 未知

bit 7 GCEN: 广播呼叫使能位

在主控模式下未使用。

bit 6 ACKSTAT: 应答状态位 (仅用于主控发送模式)

1 = 未收到来自从器件的应答

0=收到来自从器件的应答

bit 5 ACKDT: 应答数据位 (仅用于主控接收模式) (1)

1 = 无应答

0 = 应答

bit 4 ACKEN: 应答序列使能位 (2)

1 = 在 SDA 和 SCL 引脚上发起应答序列,并发送 ACKDT 数据位。由硬件自动清零。

0 = 应答序列空闲

bit 3 **RCEN:** 接收使能位 (仅用于主控接收模式) (2)

1 = 使能 I²C 接收模式

0 = 接收空闲

bit 2 **PEN**: 停止条件使能位 ⁽²⁾

1 = 在 SDA 和 SCL 引脚上发起停止条件。由硬件自动清零。

0 = 停止条件空闲

bit 1 **RSEN:** 重复启动条件使能位 (2)

1 = 在 SDA 和 SCL 引脚上发起重复启动条件。由硬件自动清零。

0 = 重复启动条件空闲

bit 0 **SEN:** 启动条件使能位 (2)

1 = 在 SDA 和 SCL 引脚上发起启动条件。由硬件自动清零。

0 = 启动条件空闲

注 1: 用户在接收结束时发起一个应答序列,同时发送该值。

2: 如果 I^2C 模块处于激活状态,可能这些位不会被置 1(没有缓存),并且也可能不会写入 SSPBUF(或禁止写 SSPBUF)。

寄存器 16-6: SSPCON2: MSSP 控制寄存器 2 (I²C™ 从动模式)

R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
GCEN	ACKSTAT	ADMSK5	ADMSK4	ADMSK3	ADMSK2	ADMSK1	SEN ⁽¹⁾
bit 7							bit 0

图注:

R = 可读位 W = 可写位 U = 未用位, 读为 0

-n = POR 值 1 = 置 1 0 = 清零 x = 未知

bit 7 GCEN: 广播呼叫使能位

1 = 当 SSPSR 接收到广播呼叫地址 (0000h) 时允许中断

0 = 禁止广播呼叫地址

bit 6 **ACKSTAT:** 应答状态位

在从动模式下未使用。

bit 5-2 ADMSK5:ADMSK2: 从动地址屏蔽选择位

1 = 使能 SSPADD 相应位的屏蔽 0 = 禁止 SSPADD 相应位的屏蔽

bit 1 ADMSK1: 从动地址最低有效位屏蔽选择位

在7位地址模式下:

1 = 仅使能 SSPADD<1> 屏蔽

0 = 仅禁止 SSPADD<1> 屏蔽

在 10 位地址模式下:

1 = 使能 SSPADD<1:0> 屏蔽

0 = 禁止 SSPADD<1:0> 屏蔽

bit 0 **SEN:** 延长使能位 ⁽¹⁾

1 = 为从动发送和从动接收 (已使能延长) 使能时钟延长

0 = 时钟延长被禁止

注 1: 如果 I²C 模块处于激活状态,可能该位不会被置 1 (没有缓存),并且也可能不会写入 SSPBUF (或禁止写 SSPBUF)。

16.4.2 工作原理

通过将 MSSP 使能位 SSPEN(SSPCON1<5>)置 1, 可使能 MSSP 模块。

SSPCON1 寄存器用于控制 I^2C 工作模式。可通过设置模式选择位 (SSPCON1<3:0>) 选择以下 I^2C 模式之一:

- I²C 主控模式, 时钟 = (Fosc/4) x (SSPADD + 1)
- I²C 从动模式 (7 位地址)
- I²C 从动模式 (10 位地址)
- I²C 从动模式 (7 位地址), 允许启动位和停止位 中断
- I²C 从动模式 (10 位地址), 允许启动位和停止位 中断
- I²C 固件控制的主控模式,从器件空闲

通过将相应的 TRISC 或 TRISD 位置 1,将 SCL 和 SDA 引脚编程为输入引脚;在SSPEN位置1时选择任何I²C 模式,将强制上述引脚漏极开路。要确保此模块的正常工作,必须为 SCL 和 SDA 引脚提供外接上拉电阻。

16.4.3 从动模式

在从动模式下,SCL 和 SDA 引脚必须被配置为输入 (TRISC<4:3> 置 1)。必要时 MSSP 模块将使用输出数据改写输入状态 (从发送器)。

I²C 从动模式硬件总是在地址精确匹配时产生中断。此外,地址屏蔽功能则可使硬件在多个地址发生匹配时(7位寻址模式下多达 31 个,10位寻址模式下多达 63个)产生一个中断。用户也可以通过模式选择位,选择启动位或停止位中断。

当地址匹配或在地址匹配后发送的数据被接收时,硬件会自动产生一个应答(ACK)脉冲,并把当时 SSPSR 寄存器中接收到的值装入 SSPBUF 寄存器。

只要满足下列条件之一, MSSP 模块就不会产生此 ACK 脉冲:

- 在接收到数据前,缓冲器满位 BF (SSPSTAT<0>) 被置 1。
- 在接收到数据前,溢出位 SSPOV (SSPCON1<6>)被置 1。

在这种情况下,SSPSR寄存器的值不会装入SSPBUF,但是 SSPIF 位会置 1。BF 位是通过读取 SSPBUF 寄存器清零的,而 SSPOV 位是通过软件清零的。

为确保正常工作, SCL 时钟输入必须满足最小高电平和最小低电平时间要求。在时序参数 100 和参数 101 中显示了 I²C 规范的高低电平时间和对 MSSP 模块的具体要求。

16.4.3.1 寻址

一旦 MSSP 模块被使能,它就会等待启动条件出现。启动条件出现后,8 位数据被移入 SSPSR 寄存器。在时钟(SCL)线的上升沿采样所有的输入位。寄存器 SSPSR<7:1>的值会和 SSPADD 寄存器的值比较,该比较是在第 8 个时钟(SCL)脉冲下降沿进行的。如果地址匹配,并且 BF 位和 SSPOV 位都被清零,会发生下列事件:

- 1. SSPSR 寄存器值被装入 SSPBUF 寄存器。
- 2. 将缓冲器满标志位 BF 置 1。
- 3. 产生 ACK 脉冲。
- 4. 在第 9 个 SCL 脉冲的下降沿, MSSP 中断标志 位 SSPIF 置 1 (如果允许中断,则产生中断)。

在 10 位地址模式下,从器件需要接收两个地址字节。第一个地址字节的高 5 位 (MSb) 将指定这是否是一个 10 位地址。 R/W 位 (SSPSTAT<2>) 必须指定写操作,这样从器件才能接收到第二个地址字节。对于 10 位地址,第一个字节应该是"11110 A9 A8 0",其中"A9"和"A8"是该地址的两个最高有效位。 10 位地址模式的操作步骤如下,其中7-9 步是针对从发送器而言的。

- 1. 接收地址的第一个(高)字节(SSPIF、BF和UA位(SSPSTAT<1>)置1)。
- 2. 用地址的第二个(低)字节更新 SSPADD 寄存器 (UA 位清零并释放 SCL 时钟线)。
- 3. 读 SSPBUF 寄存器 (BF 位清零) 并将标志位 SSPIF 清零。
- 接收地址的第二个(低)字节(SSPIF、BF和UA位置1)。
- 5. 使用地址的第一个 (高) 字节更新 SSPADD 寄存器。如果匹配的话就释放 SCL 时钟线, 这将清零 UA 位。
- 6. 读 SSPBUF 寄存器 (BF 位清零) 并将标志位 SSPIF 清零。
- 7. 接收重复启动条件。
- 8. 接收地址的第一个(高)字节(SSPIF和BF位置1)。
- 9. 读 SSPBUF 寄存器 (BF 位清零) 并将标志位 SSPIF 清零。

16.4.3.2 地址屏蔽

将地址的某一位屏蔽意味着该位可为任意值,此时会响应两个地址并产生一个中断。由于同一时刻可以有多个地址位被屏蔽,所以在7位模式下可响应多达31个地址,而在10位模式下则可响应多达63个地址(见例16-2)。

不管是否使用地址屏蔽, I²C 从器件的工作方式保持不变。当使用地址屏蔽时, I²C 从器件能够响应多个地址并产生中断,此时需要通过查询 SSPBUF 来判断是哪一个地址引起的中断。

在 7 位地址模式下,地址屏蔽位 ADMSK<5:1> (SSPCON<5:1>) 可用来屏蔽 SSPADD 寄存器中对应的地址位。如果 ADMSK 的某位被置 1 (ADMSK<n>= 1),则对应的地址位可以被忽略(SSPADD<n>= x)。对于发出地址应答的模块来讲,只要与没被屏蔽的地址位匹配就可以了。

在 10 位地址模式下,ADMSK<5:2> 位可用来屏蔽 SSPADD 寄存器中对应的地址位,而 ADMSK1 可以同时屏蔽地址的低 2 位(SSPADD<1:0>)。如果 ADMSK 的某位是有效的(ADMSK<n>= 1),则对应的地址位可以被忽略(SSPADD<n>= x)。需要注意的是,尽管在 10 位寻址模式下,地址的高位也要用到 SSPADD 寄存器中的某些位,但地址屏蔽位对这些位不起作用,地址屏蔽位只会影响地址低字节中的位。

注 1: ADMSK1 屏蔽地址的低 2 位。

2: 地址屏蔽不会对地址的高 2 位起作用。

例 16-2: 地址屏蔽示例

7 位寻址:

SSPADD<7:1> = A0h (1010000) (SSPADD<0> 假设为 0)

ADMSK<5:1> = 00111

可被应答的地址: A0h, A2h, A4h, A6h, A8h, AAh, ACh, AEh

10 位寻址:

SSPADD<7:0> = A0h (10100000) (此例中地址高 2 位被忽略,因为它们不受屏蔽影响)

ADMSK<5:1> = 00111

可被应答的地址: A0h, A1h, A2h, A3h, A4h, A5h, A6h, A7h, A8h, A9h, AAh, ABh, ACh, ADh, AEh, AFh

16.4.3.3 接收

当地址字节的 RW 位清零并发生地址匹配时,SSPSTAT 寄存器的 RW 位清零。接收的地址被装入 SSPBUF 寄存器,且 SDA 信号保持低电平(ACK)。

当发生地址字节溢出时,则会发出无应答脉冲(no ACK)。溢出条件是指BF位(SSPSTAT<0>)置1,或者SSPOV位(SSPCON1<6>)置1。

每传输一个数据字节都会产生一个 MSSP 中断。中断标志位 SSPIF 必须用软件清零。通过 SSPSTAT 寄存器可以确定该字节的状态。

如果 SEN 被使能(SSPCON2<0>=1), SCK/SCL 将 在每个数据传输之后保持为低电平(时钟延长)。必须 通过将 CKP 位(SSPCON1<4>)置 1 才能释放时钟。 更多详细信息,请参见第 16.4.4 节 "时钟延长"。


16.4.3.4 发送


当输入的地址字节的 R_W 位置 1 并发生地址匹配时,SSPSTAT 寄存器的 R/W 位置 1。接收到的地址被装入SSPBUF 寄存器。ACK 脉冲在第 9 位上发送,同时不管 SEN 的值如何,RC3 引脚保持低电平(更多详细信息,请参见第 16.4.4 节"时钟延长")。通过延长时钟,主器件只有在从器件准备好发送数据时,才发出另一个时钟脉冲。发送的数据必须被装入 SSPBUF 寄存器,同时也被装入 SSPSR 寄存器。然后,应该通过将 CKP(SSPCON1<4>)置 1 来使能 RC3 引脚。 8 个数据位在 SCL 输入的下降沿被移出。这可确保在 SCL 为高电平期间 SDA 信号是有效的(图 16-10)。


来自主接收器的 ACK 脉冲将在第 9 个 SCL 输入脉冲的上升沿锁存。如果 SDA 信号为高电平(无 ACK 应答信号),那么表示数据传输已完成。在这种情况下,如果从器件锁存了ACK,将复位从动逻辑(复位SSPSTAT寄存器),同时从器件监视下一个起始位的出现。如果SDA 线为低电平(ACK),则必须将下一个要发送的数据装入 SSPBUF 寄存器。同样,必须通过将 CKP 位置1 来使能 RC3 引脚。


每传输一个数据字节都会产生一个 MSSP 中断。SSPIF 位必须用软件清零, SSPSTAT 寄存器用于确定字节的 状态。 SSPIF 位在第 9 个时钟脉冲的下降沿被置 1。


© 2007 Microchip Technology Inc. 超前信息 DS39770A_CN 第 201 页














16.4.4 时钟延长

7位和10位从动模式均能在发送序列期间自动实现时钟延长。

SEN 位(SSPCON2<0>)允许在接收期间使能时钟延长。将 SEN 置 1 将使 SCL 引脚在每个数据接收序列的末尾保持低电平。

16.4.4.1 7 位从动接收模式 (SEN = 1) 的时 钟延长

在7位从动接收模式下,如果在ACK序列末的第9个时钟的下降沿将BF位置1,则SSPCON1寄存器中的CKP位就会自动清零,强制SCL输出保持在低电平。CKP被清零会将SCL线拉为低电平。在允许继续接收之前,必须在用户的中断服务程序中将CKP位置1。保持SCL信号为低电平,用户可以在主器件发起另一个接收序列之前,有时间处理中断服务程序并读取SSPBUF的内容。这将防止发生缓冲器溢出(见图16-15)。

- 注 1: 如果用户在第 9 个时钟的下降沿到来之前 读取了 SSPBUF 的内容,使得 BF 位被清 零,那么 CKP 位就不会被清零,也不会发 生时钟延长。
 - 2: 不管 BF 位的状态如何,CKP 位都可以用 软件置 1。为避免溢出,在下一个接收序 列开始之前,用户要注意在中断服务程序 中清零 BF 位。

16.4.4.2 10 位从动接收模式(SEN = 1)的时钟延长

在 10 位从动接收模式下,在地址序列中会自动发生时钟延长,但是 CKP 位不会被清零。在这期间,如果 UA 位在第 9 个时钟之后置 1,将启动时钟延长。UA 位在接收到 10 位地址的高字节后被置 1,然后接收 10 位地址的第二个字节并清零 R/W 位。在更新 SSPADD 的时候释放时钟线。如同 7 位模式一样,在每个数据接收序列中会发生时钟延长。

注: 如果用户在第9个时钟的下降沿出现之前查询 UA 位,并通过更新 SSPADD 寄存器清零 UA 位,而且在此之前用户没有读取 SSPBUF 寄存器使 BF 位清零,则 CKP 位的电平仍然不会被拉低。基于 BF 位状态的时钟延长仅在数据序列中出现,不会出现在地址序列中。

16.4.4.3 7位从动发送模式的时钟延长

如果 BF 位被清零,7 位从动发送模式将通过在第9 个时钟的下降沿出现后清零 CKP 位,以实现时钟延长。上述情形与 SEN 位的状态无关。

用户的中断服务程序必须先将 CKP 位置 1 才可以继续 发送。在保持 SCL 信号为低电平期间,用户在主器件发起另一个发送序列之前,将有时间处理中断服务程序并 装入 SSPBUF 的内容 (见图 16-10)。

- - **2:** 不管 BF 位的状态如何,CKP 位都可以用软件置 1。


16.4.4.4 10 位从动发送模式的时钟延长


在10位从动发送模式下,在前两个地址序列中由UA位的状态来控制时钟延长,正如同10位从动接收模式一样。头两个地址后跟着第三个地址序列,该地址序列包含10位地址的高位和被置为1的RW位。在执行完第三个地址序列后,UA位不置1,此时模块配置为发送模式,由BF标志位控制时钟延长,正如7位从动发送模式一样(见图16-13)。


16.4.4.5 时钟同步和 CKP 位

当 CKP 位被清零时, SCL 输出被强制为 0。然而,将 CKP 位清零不会将 SCL 输出拉为低电平,除非已经采 样到 SCL 输出为低电平。因此,CKP 位不会将 SCL 信号拉为低电平,除非外部 I²C 主器件将 SCL 线拉低。

SCL 输出将保持低电平,直到 CKP 位置 1 且 I²C 总线上的其他器件将 SCL 电平拉高为止。这可以确保对 CKP 位的写操作不会违反 SCL 的最小高电平时间要求(见图 16-14)。







16.4.5 支持广播呼叫地址

在 I²C 总线的寻址过程中,通常由启动条件后的第一个字节决定主器件将寻址哪个从器件。但广播呼叫地址例外,它能寻址所有器件。当使用这个地址时,理论上所有的器件都应该发送一个应答信号来响应。


广播呼叫地址是由 I^{2} C 协议为特定目的保留的 8 个地址之一。它由全 0 组成,且 RW = 0。


当使能广播呼叫使能位(GCEN)(SSPCON2<7> 置1)时,即可识别广播呼叫地址。检测到起始位后,8位数据会被移入SSPSR,同时将该地址与SSPADD进行比较。它还会与广播呼叫地址进行比较并用硬件设定。

如果与广播呼叫地址匹配,SSPSR 的值将被传输到SSPBUF,BF 标志位(第8位)置1,并且SSPIF中断标志位在第9位(ACK位)的下降沿置1。

当中断得到响应时,可以通过读取 SSPBUF 的内容来检查中断源。该值可用于判断是特定器件的地址还是一个广播呼叫地址。

在 10 位模式下,需要更新 SSPADD 用来匹配地址的后 半部分,同时 UA 位置 1 (SSPSTAT<1>)。如果 GCEN 位置 1 时采样到广播呼叫地址,同时从器件被配置为 10 位地址模式,则不再需要地址的后半部分,也不会将 UA 位置 1,从器件将在应答后开始接收数据(图 16-17)。





16.4.6 主控模式

通过将 SSPCON1 中的相应 SSPM 位置 1 和清零,同时将 SSPEN 位置 1,可以使能主控模式。在主控模式下,SCL 和 SDA 信号线由 MSSP 硬件控制。

主控模式通过在检测到启动和停止条件时产生中断来工作。停止(P)位和启动(S)位在复位或禁止 MSSP模块时清零。当 P 位置 1 时,可以获得 I²C 总线的控制权:否则, P 位和 S 位都清零,总线处于空闲状态。

在固件控制的主控模式下,用户代码根据启动和停止位条件执行所有的 I^2C 总线操作。


一旦使能主控模式,用户即可选择以下6项操作:

- 1. 在 SDA 和 SCL 上发出一个启动条件。
- 2. 在 SDA 和 SCL 上发出一个重复启动条件。
- 3. 写入 SSPBUF 寄存器, 启动数据 / 地址的发送。
- 4. 配置 I^2C 端口用于接收数据。
- 5. 在接收数据字节末尾产生应答信号。
- 6. 在 SDA 和 SCL 上产生停止条件。

注: 当配置为 I²C 主控模式时, MSSP 模块不允许事件排队。例如,在启动条件结束前,不允许用户立即写 SSPBUF 寄存器以启动传输。在 这 种 情 况 下,将 不 会 执 行写 SSPBUF, WCOL 位将被置 1, 这表明没有发生对 SSPBUF 的写操作。

下列事件会使 MSSP 中断标志位 SSPIF 置 1 (如果允许 MSSP 中断,则产生中断):

- 启动条件
- 停止条件
- 数据字节发送/接收
- 应答发送
- 重复启动



16.4.6.1 I²C 主控模式工作原理

主器件产生所有串行时钟脉冲和启动 / 停止条件。以停止条件或重复启动条件结束传输过程。因为重复启动条件也是下一次串行传输的开始,因此 I²C 总线一直保持不被释放的状态。

在主控发送器模式下,串行数据通过 SDA 输出,而串行时钟由 SCL 输出。发送的第一个字节包括作为接收方的从器件地址(7位)和读/写(R/W)位。在这种情况下,R/W 位将是逻辑 0。一次发送 8 位串行数据。每发送一个字节,会收到一个应答位。输出启动和停止条件,表明串行传输的开始和结束。

在主控接收模式下,发送的<u>第</u>一个字节包括作为发送<u>方</u>的从器件地址(7位)和 R/W 位。在这种情况下,R/W 将是逻辑 1。因此,发送的第一个字节是一个 7 位从器件地址,后面跟 1 表示接收。串行数据通过 SDA 接收,而串行时钟由 SCL 输出。每次接收 8 位串行数据。每接收到一个字节,都会发送一个应答位。启动和停止条件分别代表发送的开始和结束。

在 I²C 模式下,将使用 SPI 模式中的波特率发生器将 SCL 时钟频率设置为 100 kHz、400 kHz 或 1 MHz。更 多详细信息,请参见**第 16.4.7 节 "波特率"**。

下面是一个典型的发送序列:

- 1. 用户通过将启动使能位 **SEN** (**SSPCON2<0>**) 置 **1**, 产生启动条件。
- 2. SSPIF 置 1。在进行下一步操作前,MSSP 模块 将等待所需的启动时间。
- 3. 用户将从器件地址装入 SSPBUF 进行发送。
- 4. 器件地址从 SDA 引脚移出,直到发送完所有 8 位地址数据。
- MSSP 模块移入来自从器件的 ACK 位,并将它的值写入 SSPCON2 寄存器 (SSPCON2<6>)。
- 6. MSSP模块在第9个时钟周期的末尾将SSPIF置 1,产生一个中断。
- 7. 用户将 8 位数据装入 SSPBUF。
- 8. 数据从 SDA 引脚移出,直到发送完所有 8 位数据。
- 9. MSSP 模块移入来自从器件的 ACK 位,并将它的值写入 SSPCON2 寄存器 (SSPCON2<6>)。
- 10. MSSP模块在第9个时钟周期的末尾将SSPIF置 1,产生一个中断。
- 11. 用户通过将停止使能位 PEN (SSPCON2<2>) 置 1 产生停止条件。
- 12. 一旦停止条件完成,将产生一个中断。

16.4.7 波特率

在 I^2 C 主控模式下,波特率发生器(Baud Rate Generator,BRG)的重载值位于 SSPADD 寄存器的低 7 位(图 16-19)。当发生对 SSPBUF 的写操作时,波特率发生器将自动开始计数。BRG 会递减计数至 0,然后停止直到再次发生重载。BRG计数器会在每个指令周期(Tcy)中的 Q2 和 Q4 时钟周期上进行两次减计数。在 I^2 C 主控模式下,会自动重载 BRG。

如果<u>指定操</u>作完成(即,在传输的最后一个数据位后面跟着 **ACK**),内部时钟将自动停止计数,**SCL** 引脚将保持在其最后的状态。

表 16-3 给出了不同的指令周期下的时钟频率以及装入 SSPADD 的 BRG 值。

16.4.7.1 功耗管理模式下的波特率发生

当器件工作在任何一种功耗管理模式时,BRG的时钟源的频率可能会发生变化甚至停止,这取决于模式和所选的时钟源。从辅助时钟或内部振荡器切换到运行或空闲模式很可能会改变 BRG 的时钟速率。在休眠模式下,BRG 根本不会有时钟源。




表 16-3: 使用 BRG 的 I²C™ 时钟频率

FcY	Fcy*2	BRG 值	FscL (两次 BRG 计满返回)
10 MHz	20 MHz	18h	400 kHz ⁽¹⁾
10 MHz	20 MHz	1Fh	312.5 kHz
10 MHz	20 MHz	63h	100 kHz
4 MHz	8 MHz	09h	400 kHz ⁽¹⁾
4 MHz	8 MHz	0Ch	308 kHz
4 MHz	8 MHz	27h	100 kHz
1 MHz	2 MHz	02h	333 kHz ⁽¹⁾
1 MHz	2 MHz	09h	100 kHz
1 MHz	2 MHz	00h	1 MHz ⁽¹⁾


注 1: 虽然 I²C™ 接口各方面都不符合 400 kHz I²C 规范 (该规范适用于大于 100 kHz 的频率),但在需要较高 频率的应用场合可以慎重使用。

© 2007 Microchip Technology Inc. 超前信息 DS39770A_CN 第 215 页

16.4.7.2 时钟仲裁

如果在任何接收、发送或重复启动 / 停止条件过程中,主器件拉高了 SCL 引脚(允许 SCL 引脚悬空为高电平),就会发生时钟仲裁。如果允许 SCL 引脚悬空为高电平,波特率发生器(BRG)将暂停计数直到实际采样

到 SCL 引脚为高电平为止,然后波特率发生器将被重新装入 SSPADD<6:0> 的值并开始计数。这可以保证当外部器件将时钟拉低时, SCL 在至少一个 BRG 周期内保持高电平 (图 16-20)。



16.4.8 I²C 主控模式启动条件时序

要产生启动条件,用户应将启动条件使能位 SEN (SSPCON2<0>)置1。当 SDA和 SCL 引脚采样为高电平时,波特率发生器重新装入 SSPADD<6:0>的内容并开始计数。如果波特率发生器发生超时(TBRG),SCL和 SDA 都采样为高电平时,则 SDA 引脚被驱动为低电平。当 SCL 为高电平时,将 SDA 驱动为低电平将产生启动条件,并使 S位(SSPSTAT<3>)置1。随后波特率发生器重新装入 SSPADD<6:0>的值并恢复计数。当波特率发生器再次超时(TBRG)时,SEN 位(SSPCON2<0>)将自动被硬件清零,波特率发生器暂停工作,SDA 保持低电平,启动条件结束。


注: 如果在启动条件开始时,SDA和SCL引脚已经采样为低电平,或者在启动条件期间,SCL在SDA线被驱动为低电平之前已经采样为低电平,则会发生总线冲突。总线冲突中断标志位BCLIF置1,启动条件中止,I²C模块复位到空闲状态。

16.4.8.1 WCOL 状态标志

在启动序列进行当中,如果用户写 SSPBUF,则 WCOL被置 1,同时缓冲器内容不变 (写操作无效)。

注: 由于不允许事件排队,在启动条件结束之前,不能写 SSPCON2 的低 5 位。

DS39770A_CN 第 217 页



© 2007 Microchip Technology Inc. 超前信息

16.4.9 I²C 主控模式重复启动条件时序

将 RSEN 位 (SSPCON2<1>) 编程为高电平, 并且 I²C 逻辑模块处于空闲状态时,就会产生重复启动条件。当 RSEN 位置 1 时, SCL 引脚被拉为低电平。当 SCL 引 脚采样为低电平时,波特率发生器装入 SSPADD<6:0> 的值,并开始计数。在该波特率发生器计数周期 (TBRG) 内 SDA 引脚被释放(其引脚电平被拉高)。当 波特率发生器超时时,如果 SDA 采样为高电平, SCL 引 脚将被拉高。当 SCL 被采样为高电平时,波特率发生器 重新装入 SSPADD<6:0> 的值并开始计数。SDA 和 SCL 必须在一个计数周期 TBRG 内采样为高电平。接下来,在 一个 TBRG 中,将 SDA 引脚驱动为低电平 (SDA = 0), 同时 SCL 保持高电平。然后 RSEN位(SSPCON2<1>) 将自动清零,这次波特率发生器不会重载,SDA 引脚保 持低电平。一旦在SDA和SCL引脚上检测到启动条件, S位 (SSPSTAT<3>) 将被置 1。直到波特率发生器发 生超时后, SSPIF 位才会置 1。


- 注 1: 有其他事件在进行时,编程设置对 RSEN 无效。
 - **2:** 在重复启动条件期间,下列事件将会导致 总线冲突:
 - 当 SCL 由低电平变为高电平时, SDA 采样为低电平。
 - 在 SDA 被拉低之前, SCL 变为低电 平。这表明另一个主器件正试图发送 一个数据 1。

一旦 SSPIF 位被置 1,用户便可以在 7 位地址模式下将 7 位地址,或者在 10 位地址模式下将默认的第一个地址 字节写入 SSPBUF。当发送完第一个 8 位数据并接收到一个 ACK 后,用户可以发送另外 8 位地址(10 位地址模式)或 8 位数据(7 位地址模式)。

16.4.9.1 WCOL 状态标志

在重复启动序列进行当中,如果用户写 SSPBUF,则 WCOL 被置 1,同时缓冲器内容不变(写操作无效)。

注: 由于不允许事件排队,在重复启动条件结束之前,不能写 **SSPCON2** 的低 **5** 位。



16.4.10 I²C 主控模式下的发送

发送一个数据字节、一个 7 位地址或一个 10 位地址的 一半, 都是通过写一个值到 SSPBUF 寄存器来实现的。 该操作将使缓冲器满位 BF 置 1, 波特率发生器开始计 数,同时开始下一次发送。在 SCL 的下降沿有效后(见 数据保持时间规范参数 106),地址/数据的每一位被移 出至 SDA 引脚。在一个波特率发生器计满返回周期 (TBRG) 内, SCL 保持低电平。数据应该在 SCL 释放 为高电平前保持有效(见数据建立时间规范参数107)。 当 SCL 引脚释放为高电平时,它将在一个 TBRG 内保持 高电平状态。在此期间以及 SCL 的下一个下降沿之后的 一段时间内, SDA 引脚上的数据必须保持稳定。在第8 位数据被移出 (第8个时钟周期的下降沿)之后, BF 标志位被清零,同时主器件释放 SDA。此时如果发生地 址匹配或是数据被正确接收,被寻址的从器件将在第 9 个时钟周期发出一个 ACK 位作为响应。 ACK 的状态在 第9个时钟周期的下降沿写入ACKDT位。主器件接收 到应答之后,应答状态位 ACKSTAT 会被清零。如果未 收到应答,则该位被置 1。第 9 个时钟周期之后, SSPIF 位会置 1, 主控时钟 (波特率发生器) 暂停, 直到下一 个数据字节装入 SSPBUF, SCL 引脚保持低电平, SDA 保持不变 (图 16-23)。

在写 SSPBUF 之后,地址的每一位在 SCL 的下降沿被移出,直至所有 7 位地址位和 RW 位都被移出。在第 8 个时钟的下降沿,主器件将 SDA 引脚释放,以允许从器件发出一个应答响应。在第 9 个时钟的下降沿,主器件通过采样 SDA 引脚来判断地址是否被从器件识别。ACK 位的状态被装入 ACKSTAT 状态位(SSPCON2<6>)。在发送地址的第 9 个时钟下降沿之后,SSPIF 置 1, BF 标志位清零,波特率发生器关闭直到下一次写 SSPBUF,且 SCL 引脚保持低电平,允许 SDA 引脚悬空。

16.4.10.1 BF 状态标志

在发送模式下,BF 位 (SSPSTAT<0>)在 CPU 写 SSPBUF 时置 1,在所有 8 位数据移出后清零。

16.4.10.2 WCOL 状态标志

如果用户在发送进行中写 SSPBUF(即,SSPSR 仍在移出数据字节),则 WCOL 标志位被置 1 并且在写 SSPBUF 之后的 2 Tcy 内缓冲器的内容不变(不发生写操作)。如果在2 Tcy内 SSPBUF 被重新写入,则WCOL 位被置 1 并且 SSPBUF 被更新。这可能导致传输被破坏。

用户应在每次写 SSPBUF 后检查 WCOL 标志位是否清零,以确保传输正确。在所有情况下,WCOL 都必须用软件清零。

16.4.10.3 ACKSTAT 状态标志

在发送模式下,当从器件发送应答响应(ACK = 0)时,ACKSTAT 位(SSPCON2<6>)清零;当从器件没有应答(ACK = 1)时,该位置 1。从器件在识别出其地址(包括广播呼叫地址)或正确接收数据后,会发出一个应答。

16.4.11 I²C 主控模式接收

通过编程接收使能位 RCEN (SSPCON2<3>) 使能主 控模式接收。

注: RCEN 位置 1 前, MSSP 必须处于空闲状态,否则上述操作无效。

波特率发生器开始计数,每次计满返回时,SCL 引脚的 状态发生改变(由高变低或由低变高),数据被移入 SSPSR。第 8 个时钟的下降沿之后,接收使能标志位自 动清零, SSPSR 的内容装入 SSPBUF, BF 标志位置 1,SSPIF 标志位置 1,波特率发生器暂停计数,且 SCL 保持为低电平。此时 MSSP 处于空闲状态,等待下一条命令。当 CPU 读缓冲器时,BF 标志位将自动清零。通 过将应答序列使能位 ACKEN(SSPCON2<4>)置 1,用户可以在接收结束后发送应答位。

16.4.11.1 BF 状态标志

接收数据过程中,把地址或数据字节从 SSPSR 装入 SSPBUF 时,BF 位置 1。在读 SSPBUF 寄存器时将其 清零。


16.4.11.2 SSPOV 状态标志


接收数据过程中,当SSPSR接收到8位数据时,SSPOV位置 1,BF标志位已经在上一次接收时置 1。

16.4.11.3 WCOL 状态标志

如果用户在接收过程中(即,SSPSR 仍在移入数据字节时)写 SSPBUF,则 WCOL 位置 1,同时缓冲器内容不变(写操作无效)。

© 2007 Microchip Technology Inc. 超前信息 DS39770A_CN 第 219 页





16.4.12 应答序列时序

将应答序列使能位 ACKEN(SSPCON2<4>)置 1 即可使能应答序列。当该位被置 1 时,SCL 引脚被拉低,应答数据位的内容输出到 SDA 引脚上。如果用户希望产生一个应答,则应该将 ACKDT 位清零。否则,用户要在应答序列开始前将 ACKDT 位置 1。然后波特率发生器进行一个周期(TBRG)的计数,随后 SCL 引脚电平被拉高。当 SCL 引脚采样为高电平时(时钟仲裁),波特率发生器再进行一个 TBRG 周期的计数。然后 SCL 引脚被拉低。在这之后,ACKEN 位自动清零,波特率发生器关闭,MSSP 模块进入空闲模式(图 16-25)。

16.4.12.1 WCOL 状态标志


在应答序列进行当中,如果用户写 SSPBUF,则 WCOL被置 1,同时缓冲器内容不变(写操作无效)。


16.4.13 停止条件时序

如果将停止序列使能位 PEN(SSPCON2<2>)置 1,则在接收 / 发送结束后,SDA 引脚上将产生停止位。在接收 / 发送结束时,SCL 引脚在第 9 个时钟的下降沿后保持低电平。当 PEN 位置 1 时,主器件将 SDA 线置为低电平。当 SDA 线采样为低电平时,波特率发生器被重载并递减计数至 0。当波特率发生器发生超时,SCL 引脚被拉为高电平,在一个 TBRG(波特率发生器计满返回周期)之后,SDA 引脚将被拉高。当 SDA 引脚采样为高电平且SCL也是高电平时,P位(SSPSTAT<4>)置 1。另一个 TBRG 之后,PEN 位被清零,同时 SSPIF 位被置 1(图 16-26)。

16.4.13.1 WCOL 状态标志

在停止序列进行当中,如果用户写 SSPBUF,则 WCOL 位被置 1,同时缓冲器内容不变 (写操作无效)。





16.4.14 休眠模式下的操作

在休眠模式下, I²C 模块能够接收地址或数据,并且在 地址匹配或字节传输完成后,如果允许 MSSP 中断,将 唤醒处理器。

16.4.15 复位的影响

复位操作会禁止 MSSP 模块并终止当前的数据传输。

16.4.16 多主机模式

在多主机模式下,在检测到启动和停止条件时将产生中断,这可以用于判断总线是否空闲。停止(P)位和启动(S)位在复位或禁止 MSSP 模块时清零。当 P 位(SSPSTAT<4>)置 1 时,可以取得 I²C 总线的控制权;否则,S 位和 P 位都清零,总线处于空闲状态。当总线忙时,一旦出现停止条件,将产生 MSSP 中断。

在多主机模式下,必须一直监视 SDA 线,查看信号电平是否为期望的输出电平。此操作由硬件实现,其结果保存在 BCLIF 位中。

可能导致仲裁失败的情况是:

- 地址传输
- 数据传输
- 启动条件
- 重复启动条件
- 应答条件

16.4.17 多主机通信、总线冲突与总线仲裁

多主机模式是通过总线仲裁来支持的。当主器件将地址 / 数据位输出到 SDA 引脚时,如果一个主器件在 SDA 上输出 1 (将 SDA 引脚悬空为高电平),而另一个主器件输出 0,就会发生总线仲裁。当 SCL 引脚悬空为高电平时,数据应该是稳定的。如果 SDA 引脚上期望的数据是1,而实际采样到的数据是0,则发生了总线冲突。主器件将把总线冲突中断标志位 BCLIF 置 1,并将 I²C 端口复位到空闲状态(图 16-27)。


如果在发送过程中发生总线冲突,则发送操作停止,BF 标志位被清零,SDA 和 SCL 线被置于无效状态,并且将 SSPBUF 置于可写入状态。当执行完总线冲突中断服务程序后,如果 I^2 C 总线空闲,用户可通过发出启动条件恢复通信。

如果在启动、重复启动、停止或应答信号的执行过程中发生总线冲突,则这种状态被中止,SDA和 SCL线被置于无效状态,SSPCON2寄存器中的对应控制位清零。当执行完总线冲突中断服务程序后,如果I²C总线空闲,用户可通过发出启动条件恢复通信。

主器件将继续监视 SDA 和 SCL 引脚。一旦出现停止条件,SSPIF 位将被置 1。

发生总线冲突时无论发送的进度如何,写入SSPBUF都会从第一个数据位开始发送数据。

在多主机模式下,通过在检测到启动和停止条件时产生中断可以确定总线何时空闲。SSPSTAT寄存器中的P位置1时,可以获取I²C总线的控制权;否则,S位和P位都清零,总线处于空闲状态。



超前信息

16.4.17.1 启动条件期间的总线冲突 启动条件期间,以下事件将导致总线冲突:

a) 在启动条件开始时,SDA 或 SCL 被采样为低电平

a) 任启动条件开始时,SDA 或 SCL 被米样为低电平(图 16-28)。b) SDA被拉低之前,SCL采样为低电平(图 16-29)。

在启动条件期间,SDA和 SCL 引脚都会被监视。 如果 SDA 引脚已经是低电平,或 SCL 引脚已经是低电


如果 SDA 引脚已经是低电平,或 SCL 引脚已经是低电平,则:


- 中止启动条件,
- BCLIF 标志位置 1, 并且
- MSSP 模块复位为空闲状态 (图 16-28)。


启动条件从 SDA 和 SCL 引脚被拉高开始。当 SDA 引脚采样为高电平时,波特率发生器装入 SSPADD<6:0>的值并递减计数至 0。如果在 SDA 为高电平时,SCL 引脚采样为低电平,则发生了总线冲突,因为这表示另一个主器件在启动条件期间试图发送一个数据 1。

如果 SDA 引脚在该计数周期内采样为低电平,则 BRG 复位,同时 SDA 线保持原值(图 16-30)。但是,如果 SDA 引脚采样为 1,则在 BRG 计数结束时该引脚将被 置为低电平。接着,波特率发生器被重载并递减计数至 0。在此期间,如果 SCL 引脚采样到 0,则不会发生总线冲突。在 BRG 计数结束时,SCL 引脚被拉为低电平。

注: 在启动条件期间不太可能发生总线冲突,因为两个总线主控器件不可能精确地在同一时刻发出启动条件。因此一个主器件将总是先于另一个主器件将 SDA 拉低。但是上述情况不会引起总线冲突,因为两个主器件一定会对启动条件后的第一个地址进行仲裁。如果地址是相同的,必须继续对数据部分、重复启动条件或停止条件进行仲裁。







16.4.17.2 重复启动条件期间的总线冲突

在下列情况中,重复启动条件期间会发生总线冲突:


- a) 在 SCL 由低电平变为高电平期间,在 SDA 上采样到低电平。
- b) 在 SDA 被拉为低电平之前, SCL 变为低电平, 表示另一个主器件正试图发送一个数据 1。


当用户释放 SDA 并允许该引脚悬空时,BRG 装入 SSPADD<6:0> 中的值并递减计数至 0,接着 SCL 引 脚被释放,当 SCL 引脚采样到高电平时,对 SDA 引脚进行采样。

如果 SDA 为低电平,则已发生了总线冲突(即,另一个主器件正试图发送一个数据 0,见图 16-31)。如果 SDA 被采样到高电平,则 BRG 被重新装入值并开始计数。如果 SDA 在 BRG 超时之前从高电平变为低电平,则不会发生总线冲突,因为两个主器件不可能精确地在同一时刻将 SDA 拉低。

如果 SCL 在 BRG 超时之前从高电平变为低电平,且 SDA 尚未被拉低,那么将发生总线冲突。在此情况下,另一个主器件在重复启动条件期间正试图发送一个数据1(见图 16-32)。

如果在 BRG 计时结束时 SCL 和 SDA 都仍然是高电平,则 SDA 引脚被拉低, BRG 重新装入值并开始计数。在 计数结束时,不管 SCL 引脚的状态如何,SCL 引脚都被 拉低,重复启动条件结束。






16.4.17.3 停止条件期间的总线冲突

以下事件会导致停止条件期间发生总线冲突:

- a) SDA已被释放并允许悬空为高电平之后,SDA在 BRG 超时后被采样到低电平。
- b) SCL 引脚被释放之后, SCL 在 SDA 变成高电平 之前被采样到低电平。

停止条件从 SDA 被置成低电平开始。当 SDA 采样为低电平时, SCL 引脚被允许悬空。当 SDA 被采样到高电平时(时钟仲裁),波特率发生器装入 SSPADD<6:0>的值并递减计数至 0。 BRG 超时后, SDA 被采样。如果 SDA 采样为低电平,则已发生总线冲突。这是因为另一个主器件正试图发送一个数据 0(图 16-33)。如果 SCL 引脚在允许 SDA 悬空为高电平前被采样到低电平,也会发生总线冲突。这是另一个主器件正试图发送一个数据 0 的另外一种情况(图 16-34)。






表 16-4: 与 I²C™ 操作相关的寄存器

名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	复位值 所在页
INTCON	GIE/GIEH	PEIE/GIEL	TMR0IE	INT0IE	RBIE	TMR0IF	INT0IF	RBIF	51
PIR1	_	ADIF	RC1IF	TX1IF	SSPIF	_	TMR2IF	TMR1IF	54
PIE1	_	ADIE	RC1IE	TX1IE	SSPIE	_	TMR2IE	TMR1IE	54
IPR1	_	ADIP	RC1IP	TX1IP	SSPIP	_	TMR2IP	TMR1IP	54
PIR2	OSCFIF	CMIF	_	_	BCLIF	LVDIF	TMR3IF	_	54
PIE2	OSCFIE	CMIE	_	_	BCLIE	LVDIE	TMR3IE	_	54
IPR2	OSCFIP	CMIP	_	_	BCLIP	LVDIP	TMR3IP	_	54
TRISC	TRISC7	TRISC6	TRISC5	TRISC4	TRISC3	TRISC2	TRISC1	TRISC0	54
SSPBUF	MSSP 接收	(缓冲器/发达	送寄存器						52
SSPADD		:寄存器 (I ² (率重载寄存							52
SSPCON1	WCOL	SSPOV	SSPEN	CKP	SSPM3	SSPM2	SSPM1	SSPM0	52
SSPCON2	GCEN	ACKSTAT	ACKDT	ACKEN	RCEN	PEN	RSEN	SEN	52
	GCEN	ACKSTAT	ADMSK5 ⁽¹⁾	ADMSK4 ⁽¹⁾	ADMSK3 ⁽¹⁾	ADMSK2 ⁽¹⁾	ADMSK1 ⁽¹⁾	SEN	
SSPSTAT	SMP	CKE	D/\overline{A}	Р	S	R/W	UA	BF	52

图注: -= 未用,读为 0。 I^2 C™ 模式下的 MSSP 模块不使用阴影单元。

注 1: 仅 I²C 从动模式下的其他位定义。

17.0 增强型通用同步 / 异步收发器 (EUSART)

PIC18F85J90 系列器件有三个串行 I/O 模块: 一个是在上一章中讨论过的 MSSP 模块,另外还有两个通用同步 / 异步收发器(Universal Synchronous Asynchronous Receiver Transmitter, USART)模块。(USART 也称为"串行通信接口"或 SCI。)可以将 USART 配置为能与 CRT 终端和个人计算机等外设通信的全双工异步系统,也可以将它配置成能够与 A/D 或 D/A 集成电路、串行 EEPROM 等外设通信的半双工同步系统。

USART 模块在这些器件中有着完全不同的实现方式:一种是这里讨论的增强型 USART (EUSART),另一种是下一章中要讨论的可寻址 USART (AUSART)。对于该系列器件,USART1 指的是 EUSART,而 USART2 指的是 AUSART。

EUSART 和 AUSART 模块在串行通信中实现了相同的内核功能,它们的基本操作也大致相同。EUSART 模块提供了更多的功能,包括自动波特率检测和校准、接收到同步间隔字符时的自动唤醒和12位间隔字符发送。因为具有这些功能,所以用在局域互连网络(Local Interconnect Network, LIN)总线系统中非常理想。

EUSART 可配置为以下几种工作模式:

- 异步模式 (全双工):
 - 接收到字符时自动唤醒
 - 自动波特率校准
 - 12 位间隔字符发送
- 同步——主控(半双工)模式,时钟极性可选
- 异步——从动 (半双工)模式, 时钟极性可选

EUSART 的引脚与 PORTC (RC6/TX1/CK1/SEG27 和RC7/RX1/DT1/SEG28) 的功能复用。要把这些引脚配置为 EUSART:

- SPEN (RCSTA1<7>) 位必须置 1 (= 1)
- TRISC<7> 位必须置 1 (= 1)
- TRISC<6> 位必须置 1 (= 1)

注: EUSART 控制根据需要会自动将引脚从输入重新配置为输出。

TX1 输出引脚的驱动器也可以有选择地配置为漏极开路输出。此功能使引脚上的电平可通过外部上拉电阻上拉至较高的电平,并且无需额外的电平转换器件就可使输出与外部电路进行通信。

漏极开路输出选项由 U1OD 位(LATG<6>)控制。通过将该位置 1 可将该引脚配置为漏极开路操作。

17.1 控制寄存器

增强型USART模块的操作是由以下3个寄存器控制的:

- 发送状态和控制寄存器 1 (TXSTA1)
- 接收状态和控制寄存器 1 (RCSTA1)
- 波特率控制寄存器 1 (BAUDCON1)

这些寄存器将在寄存器 17-1、寄存器 17-2 和寄存器 17-3 中分别详细介绍。

© 2007 Microchip Technology Inc. 超前信息 DS39770A_CN 第 229 页

寄存器 17-1: TXSTA1: EUSART 发送状态和控制寄存器

R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R-1	R/W-0
CSRC	TX9 TXEN ⁽¹⁾		SYNC	SENDB	BRGH	TRMT	TX9D
bit 7							bit 0

图注:

 R = 可读位
 W = 可写位
 U = 未用位, 读为 0

 -n = POR 值
 1 = 置 1
 0 = 清零
 x = 未知

bit 7 CSRC: 时钟源选择位

<u>异步模式:</u> 无关位。 同步模式:

1 = 主控模式 (时钟来自内部 BRG) 0 = 从动模式 (时钟来自外部时钟源)

bit 6 **TX9:** 9 位发送使能位

1 = 选择 9 位发送

0 = 选择 8 位发送

bit 5 **TXEN:** 发送使能位 ⁽¹⁾

1 = 使能发送

0 = 禁止发送

bit 4 SYNC: AUSART 模式选择位

1 = 同步模式

0 = 异步模式

bit 3 SENDB: 发送间隔字符位

异步模式:

1 = 在下一次发送时发送"同步间隔"字符(在完成时由硬件清零)

0 = "同步间隔"字符发送完成

<u>同步模式:</u> 无关位。

bit 2 BRGH: 高波特率选择位

<u>异步模式:</u> 1 = 高速

0 = 低速

同步模式:

在此模式下未使用。

bit 1 TRMT: 发送移位寄存器状态位

1 = TSR 空

0 = TSR 满

TX9D: 发送数据的第 9 位

可以是地址/数据位或奇偶校验位。

注 1: 在同步模式下, SREN/CREN 的优先级高于 TXEN。

寄存器 17-2: RCSTA1: EUSART 接收状态和控制寄存器

R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R-0	R-0	R-x
SPEN	RX9	SREN	CREN	ADDEN	FERR	OERR	RX9D
bit 7							bit 0

图注:

R =可读位 U =未用位,读为 0

bit 7 SPEN: 串口使能位

1 = 使能串口 (配置 RX1/DT1 和 TX1/CK1 引脚作为串口引脚)

0 = 禁止串口 (保持在复位状态)

bit 6 **RX9:** 9 位接收使能位

1 = 选择 9 位接收

0 = 选择8位接收

bit 5 SREN: 单字节接收使能位

<u>异步模式</u>: 无关位。

同步主控模式:

1 = 使能单字节接收

0 = 禁止单字节接收

此位在接收完成后清零。

同步从动模式:

无关位。

bit 4 CREN: 连续接收使能位

异步模式:

1 = 使能接收器

0 = 禁止接收器

同步模式:

1 = 使能连续接收,直到使能位 CREN 清零 (CREN 比 SREN 优先级高)

0 = 禁止连续接收

bit 3 ADDEN: 地址检测使能位

9 位异步模式 (RX9 = 1):

1 = 当 RSR<8> 置 1 时,使能地址检测、允许中断和装入接收缓冲器

0 = 禁止地址检测、接收所有字节并且第9位可作为奇偶校验位

9 位异步模式 (RX9 = 0):

无关位。

bit 2 FERR: 帧错误位

1 = 帧错误 (可以通过读 RCREG1 寄存器刷新该位并接收下一个有效字节)

0 = 无帧错误

bit 1 **OERR:** 溢出错误位

1 = 溢出错误 (可以通过清零 CREN 位来清零该位)

0 = 无溢出错误

bit 0 **RX9D:** 接收数据的第 9 位

该位可以是地址/数据位或奇偶校验位,并且必须由用户固件计算得到。

寄存器 17-3: BAUDCON1: 波特率控制寄存器 1

R/W-0	R-1	U-0	R/W-0	R/W-0	U-0	R/W-0	R/W-0
ABDOVF	RCMT	_	SCKP	BRG16	_	WUE	ABDEN
bit 7							bit 0

图注:

R =可读位 W =可写位 U =未用位,读为0

bit 7 ABDOVF: 自动波特率采样进位状态位

1 = 在自动波特率检测模式下出现了 BRG 进位 (必须用软件清零)

0 = 没有发生 BRG 进位

bit 6 RCMT:接收操作空闲状态位

1 = 接收操作处于空闲状态

0 = 接收操作处于活动状态

bit 5 **未用:** 读为 0

bit 4 SCKP: 同步时钟极性选择位

异步模式:

在此模式下未使用。

同步模式:

1 = 空闲状态时钟(CK1)为高电平

0 = 空闲状态时钟(CK1)为低电平

bit 3 BRG16: 16 位波特率寄存器使能位

1 = 16 位波特率发生器——SPBRGH1 和 SPBRG1

0 = 8 位波特率发生器——仅 SPBRG1 (兼容模式), 忽略 SPBRGH1 的值

bit 2 未用: 读为 0

bit 1 WUE: 唤醒使能位

异步模式:

1 = EUSART 将继续采样 RX1 引脚——中断在下降沿产生,在下一个上升沿由硬件清零该位

0 = 未监测 RX1 引脚或检测到了上升沿

同步模式:

在此模式下未使用。

bit 0 ABDEN: 自动波特率检测使能位

显光模式,

1 = 在下一个字符使能波特率检测。需要收到"同步"字段(55h),完成时由硬件清零

0 = 禁止波特率检测或检测已完成

同步模式:

在此模式下未使用。

17.2 EUSART 波特率发生器 (BRG)

BRG 是一个专用的 8 位或 16 位发生器, 支持 EUSART 的异步和同步模式。默认情况下, BRG 工作在 8 位模式下, 通过将 BRG16 位(BAUDCON1<3>)置 1 可以选择 16 位模式。

SPBRGH1:SPBRG1 寄存器对控制自由运行的定时器周期。在异步模式下,BRGH(TXSTA1<2>)和BRG16(BAUDCON1<3>)位也用于控制波特率。在同步模式下,BRGH 位会被忽略。表 17-1 所示为不同 EUSART模式的波特率计算公式,但仅适用于主控模式(由内部产生时钟信号)。

给出期望的波特率和 Fosc 值,就可以使用表 17-1 中的公式计算 SPBRGH1:SPBRG1 寄存器的最近似整数值。这样就可以判断波特率误差。例 17-1 给出了计算示例。表 17-2 中给出了不同异步模式下典型的波特率和误差

值。使用高波特率(BRGH = 1)或 16 位 BRG 有利于减小波特率误差,或者在快速振荡频率条件下实现低波特率。

向 SPBRGH1:SPBRG1 寄存器写入新值会使 BRG 定时器复位(或清零)。这可以确保 BRG 无需等待定时器溢出就可以输出新的波特率。

17.2.1 在功耗管理模式下的操作

器件时钟用于产生所需的波特率。当进入一种功耗管理模式时,新时钟源可能会工作在一个不同的频率下。这可能需要调整 SPBRG1 寄存器对中的值。

17.2.2 采样

检测电路对 RX1 引脚采样三次,以判定 RX1 引脚上出现的是高电平还是低电平。

表 17-1: 波特率公式

	配置位		DDC/FUCADT 梅子	\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\
SYNC	BRG16	BRGH	BRG/EUSART 模式	波特率计算公式
0	0	0	8位/异步	Fosc/[64 (n + 1)]
0	0	1	8位/异步	Fosc/[16 (n + 1)]
0	1	0	16 位 / 异步	F050/[10 (II + 1)]
0	1	1	16 位 / 异步	
1	0	х	8位/同步	Fosc/[4 (n + 1)]
1	1	x	16 位 / 同步	

图注: x =无关位, n =SPBRGH1:SPBRG1 寄存器对的值

例 17-1: 计算波特率误差

器件工作在 Fosc = 16 MHz, 目标波特率 = 9600, 异步模式, 8 位 BRG:

目标波特率 = Fosc/(64 ([SPBRGH1:SPBRG1] + 1))

求解 SPBRGH1:SPBRG1:

X = ((Fosc/ 目标波特率)/64) - 1

= ((16000000/9600)/64) - 1

= [25.042] = 25

波特率计算结果 = 16000000/(64(25+1))

= 9615

误差 = (波特率计算结果-目标波特率)/目标波特率

= (9615 - 9600)/9600 = 0.16%

表 17-2: 与波特率发生器相关的寄存器

名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	复位值所在页			
TXSTA1	CSRC	TX9	TXEN	SYNC	SENDB	BRGH	TRMT	TX9D	53			
RCSTA1	SPEN	RX9	SREN	CREN	ADDEN	FERR	OERR	RX9D	53			
BAUDCON1	ABDOVF	RCMT	_	SCKP	BRG16	_	WUE	ABDEN	55			
SPBRGH1	EUSART &	USART 波特率发生器寄存器的高字节										
SPBRG1	EUSART &	JSART 波特率发生器寄存器的低字节										

图注: — = 未用,读为 0。BRG 不使用阴影单元。

表 17-3: 异步模式下的波特率

· • • • • • • • • • • • • • • • • • • •			V I HVEN	1 7 1								
					SYNC =	0, BRG	i=0, BF	RG16 = 0				
波特率				Fosc	= 20.000) MHz	Fosc	= 10.000	MHz	Fos	Fosc = 8.000 MHz	
(K)	实际 波特率 (K)	% 误差	SPBRG 值 (十进制)	实际 波特率 (K)	% 误差	SPBRG 值 (十 进 制)	实际 波特率 (K)	% 误差	SPBRG 值 (十 进 制)	实际 波特率 (K)	% 误 差	SPBRG 值 (十 进 制)
0.3	_	_	_	_	_	_	_	_	_	_	_	_
1.2	_	_	_	1.221	1.73	255	1.202	0.16	129	1.201	-0.16	103
2.4	2.441	1.73	255	2.404	0.16	129	2.404	0.16	64	2.403	-0.16	51
9.6	9.615	0.16	64	9.766	1.73	31	9.766	1.73	15	9.615	-0.16	12
19.2	19.531	1.73	31	19.531	1.73	15	19.531	1.73	7	_	_	_
57.6	56.818	-1.36	10	62.500	8.51	4	52.083	-9.58	2	_	_	_
115.2	125.000	8.51	4	104.167	-9.58	2	78.125	-32.18	1	_	_	_

			SYI	NC = 0, E	BRGH = (, BRG16	= 0		
波特率	Fos	c = 4.000	MHz	Fos	c = 2.000	MHz	Fosc = 1.000 MHz		
(K)	实际 波特率 (K)	% 误差	SPBRG 值 (十进制)	实际 波特率 (K)	% 误差	SPBRG 值 (十进制)	实际 波特率 (K)	% 误差	SPBRG 值 (十进制)
0.3	0.300	0.16	207	0.300	-0.16	103	0.300	-0.16	51
1.2	1.202	0.16	51	1.201	-0.16	25	1.201	-0.16	12
2.4	2.404	0.16	25	2.403	-0.16	12	_	_	_
9.6	8.929	-6.99	6	_	_	_	_	_	_
19.2	20.833	8.51	2	_	_	_	_	_	_
57.6	62.500	8.51	0	_	_	_	_	_	_
115.2	62.500	-45.75	0	1	_	_	1	_	_

					SYNC =	o, BRG	l=1, BR	G16 = 0				
波特率	Fosc	= 40.000	0 MHz	Fosc = 20.000 MHz			Fosc	= 10.000) MHz	Fosc = 8.000 MHz		
(K)	实际 波特率 (K)	% 误差	SPBRG 值 (十进制)	实际 波特率 (K)	% 误差	SPBRG 值 (十进制)	实际 波特率 (K)	% 误差	SPBRG 值 (十 进 制)	实际 波特率 (K)	% 误差	SPBRG 值 (十 进 制)
0.3	_		_	_	_	_			_	_		_
1.2	_	_	_	_	_	_	_	_	_	_	_	_
2.4	_	_	_	_	_	_	2.441	1.73	255	2.403	-0.16	207
9.6	9.766	1.73	255	9.615	0.16	129	9.615	0.16	64	9.615	-0.16	51
19.2	19.231	0.16	129	19.231	0.16	64	19.531	1.73	31	19.230	-0.16	25
57.6	58.140	0.94	42	56.818	-1.36	21	56.818	-1.36	10	55.555	3.55	8
115.2	113.636	-1.36	21	113.636	-1.36	10	125.000	8.51	4	_	_	_

			SYI	NC = 0, E	BRGH = 1	BRG16	= 0				
波特率	Fosc	= 4.000	MHz	Fos	c = 2.000	MHz	Fos	Fosc = 1.000 MHz			
(K)	实际 波特率 (K)	% 误差	SPBRG 值 (十进制)	实际 波特率 (K)	% 误差	SPBRG 值 (十 进 制)	实际 波特率 (K)	% 误 差	SPBRG 值 (十进制)		
0.3	_	_	_	_	_	_	0.300	-0.16	207		
1.2	1.202	0.16	207	1.201	-0.16	103	1.201	-0.16	51		
2.4	2.404	0.16	103	2.403	-0.16	51	2.403	-0.16	25		
9.6	9.615	0.16	25	9.615	-0.16	12	_	_	_		
19.2	19.231	0.16	12	_	_	_	_	_	_		
57.6	62.500	8.51	3	_	_	_	_	_	_		
115.2	125.000	8.51	1	_		_	_		_		

表 17-3: 异步模式下的波特率 (续)

					SYNC =	0, BRG	H = 0, BR	G16 = 1					
波特率	Fosc	= 40.000	0 MHz	Fosc = 20.000 MHz			Fosc	Fosc = 10.000 MHz			Fosc = 8.000 MHz		
(K)	实际 波特率 (K)	% 误差	SPBRG 值 (十进制)	实际 波特率 (K)	% 误差	SPBRG 值 (十进制)	实际 波特率 (K)	% 误差	SPBRG 值 (十 进 制)	实际 波特率 (K)	% 误差	SPBRG 值 (十进制)	
0.3	0.300	0.00	8332	0.300	0.02	4165	0.300	0.02	2082	0.300	-0.04	1665	
1.2	1.200	0.02	2082	1.200	-0.03	1041	1.200	-0.03	520	1.201	-0.16	415	
2.4	2.402	0.06	1040	2.399	-0.03	520	2.404	0.16	259	2.403	-0.16	207	
9.6	9.615	0.16	259	9.615	0.16	129	9.615	0.16	64	9.615	-0.16	51	
19.2	19.231	0.16	129	19.231	0.16	64	19.531	1.73	31	19.230	-0.16	25	
57.6	58.140	0.94	42	56.818	-1.36	21	56.818	-1.36	10	55.555	3.55	8	
115.2	113.636	-1.36	21	113.636	-1.36	10	125.000	8.51	4	_	_	_	

		SYNC = 0, BRGH = 0, BRG16 = 1											
波特率	Fosc	Fosc = 4.000 MHz			c = 2.000	MHz	Fosc = 1.000 MHz						
(K)	实际 波特率 (K)	% 误差	SPBRG 值 (十进制)	实际 波特率 (K)	% 误差	SPBRG 值 (十进制)	实际 波特率 (K)	% 误差	SPBRG 值 (十 进 制)				
0.3	0.300	0.04	832	0.300	-0.16	415	0.300	-0.16	207				
1.2	1.202	0.16	207	1.201	-0.16	103	1.201	-0.16	51				
2.4	2.404	0.16	103	2.403	-0.16	51	2.403	-0.16	25				
9.6	9.615	0.16	25	9.615	-0.16	12	_	_	_				
19.2	19.231	0.16	12	_	_	_	_	_	_				
57.6	62.500	8.51	3	_	_	_	_	_	_				
115.2	125.000	8.51	1	_	_	_	_	_	_				

			S'	YNC = 0,	BRGH =	1, BRG1	6 = 1 或 S\	/NC = 1,	BRG16 =	1		
波特率	Fosc	= 40.000	0 MHz	Fosc = 20.000 MHz			Fosc = 10.000 MHz			Fosc = 8.000 MHz		
(K)	实际 波特率 (K)	% 误差	SPBRG 值 (十进制)	实际 波特率 (K)	% 误差	SPBRG 值 (十进制)	实际 波特率 (K)	% 误差	SPBRG 值 (十进制)	实际 波特率 (K)	% 误差	SPBRG 值 (十 进 制)
0.3	0.300	0.00	33332	0.300	0.00	16665	0.300	0.00	8332	0.300	-0.01	6665
1.2	1.200	0.00	8332	1.200	0.02	4165	1.200	0.02	2082	1.200	-0.04	1665
2.4	2.400	0.02	4165	2.400	0.02	2082	2.402	0.06	1040	2.400	-0.04	832
9.6	9.606	0.06	1040	9.596	-0.03	520	9.615	0.16	259	9.615	-0.16	207
19.2	19.193	-0.03	520	19.231	0.16	259	19.231	0.16	129	19.230	-0.16	103
57.6	57.803	0.35	172	57.471	-0.22	86	58.140	0.94	42	57.142	0.79	34
115.2	114.943	-0.22	86	116.279	0.94	42	113.636	-1.36	21	117.647	-2.12	16

		SYNC	= 0, BRG	H=1, B	RG16 = :	ı 或 SYNC	= 1, BRC	616 = 1	
波特率	Fose	c = 4.000	MHz	Fos	c = 2.000	MHz	Fosc = 1.000 MHz		
(K)	实际 波特率 (K)	特率 误差 值 (K) (十进制)		实际 波特率 (K)	% 误差	SPBRG 值 (十 进 制)	实际 波特率 (K)	% 误差	SPBRG 值 (十 进 制)
0.3	0.300	0.01	3332	0.300	-0.04	1665	0.300	-0.04	832
1.2	1.200	0.04	832	1.201	-0.16	415	1.201	-0.16	207
2.4	2.404	0.16	415	2.403	-0.16	207	2.403	-0.16	103
9.6	9.615	0.16	103	9.615	-0.16	51	9.615	-0.16	25
19.2	19.231	0.16	51	19.230	-0.16	25	19.230	-0.16	12
57.6	58.824	2.12	16	55.555	3.55	8	_	_	_
115.2	111.111	-3.55	8	_	_	_	_	_	_

© 2007 Microchip Technology Inc. 超前信息 DS39770A_CN 第 235 页

17.2.3 自动波特率检测

增强型 USART 模块支持波特率自动检测和校准。此功能仅在异步模式下当 WUE 位清零时有效。

只要接收到起始位并且 ABDEN 位已置 1,就会开始自动波特率检测(图 17-1)。波特率计算采用自平均的方式。

在自动波特率检测(Auto-Baud Rate Detect, ABD)模式下,BRG 的时钟是反向的。不是由 BRG 为进入的RX1 信号提供时钟信号,而是由RX1 信号为BRG 定时。在ABD模式下,内部波特率发生器被用作计数器来计算输入的串行字节流的位间隔时间。

一旦 ABDEN 位置 1, 状态机就会将 BRG 清零并寻找起始位。为了正确计算比特率,自动波特率检测必须接收到一个值为 55h(ASCII 字符 U,也是 LIN 总线的同步字符)的字节。为了尽量减少输入信号不对称造成的影响,测量时间段内要包含一个高位和一个低位时间。在起始位后, SPBRG1 使用预先选择的时钟源在 RX1 的第一个上升沿开始计数。在 RX1 引脚传输了 8 个位,或在检测到第 5 个上升沿后,会将相应 BRG 周期内的累加值保存在 SPBRGH1:SPBRG1 寄存器对中。当第 5 个时钟边沿出现时(应与停止位对应), ABDEN 位会自动清零。

如果发生了 BRG 计满返回 (从 FFFFh 到 0000h 的溢出),会在 ABDOVF 状态位 (BAUDCON1<7>) 有所反映。该位可在 BRG 溢出时由硬件置 1,也可以由用户通过软件置 1 或清零。在发生进位事件后,ABD 模式继续有效,ABDEN 位保持置 1 (图 17-2)。

在校准波特率周期时,BRG寄存器时钟频率为预配置时钟频率的 1/8。请注意 BRG 时钟将由 BRG16 和 BRGH 位配置。不管 BRG16如何设置,SPBRG1和SPBRGH1都将被用作 16位计数器。用户通过检查 SPBRGH1寄存器的值是否为 00h,可以验证 8位模式下是否发生了进位。表 17-4 所示为 BRG 计数器的时钟速率。

当产生ABD序列时,EUSART状态机保持在空闲状态。 一旦在RX1上检测到第5个上升沿,中断标志位RC1IF 就会置1。需要读取RCREG1中的值,来清除中断标志 位RC1IF。应丢弃RCREG1的值。

- 注 1: 如果 WUE 位与 ABDEN 位同时置 1,自动 波特率检测会在间隔字符*之后*的字节开 始。
 - 2: 需要由用户来判断进入字符波特率是否处于所选 BRG 时钟源范围内。由于位错误率的原因,某些振荡频率和 EUSART 波特率的组合是无法实现的。使用自动波特率检测功能时,必须综合考虑系统总的时序和通信波特率。


表 17-4: BRG 计数器时钟速率


BRG16	BRGH	BRG 计数器时钟
0	0	Fosc/512
0	1	Fosc/128
1	0	Fosc/128
1	1	Fosc/32

注: 在产生 ABD 序列时,不管 BRG16 如何设置,SPBRG1 和 SPBRGH1 都被用作 16 位计数器。

17.2.3.1 ABD 和 EUSART 发送

由于 ABD 采样期间 BRG 时钟是反向的,因此在 ABD 期间不能使用 EUSART 发送器。这意味着只要 ABDEN 位置 1,就不能写入 TXREG1。用户还应确保在发送期间 ABDEN 不能为置 1 状态,否则可能会导致无法预料的 EUSART 操作。





17.3 EUSART 异步模式

通过将 SYNC 位(TXSTA1<4>)清零可选择异步工作模式。在此模式下,EUSART 使用标准的不归零(Non-Return-to-Zero,NRZ)格式(1个起始位、8个或9个数据位和1个停止位)。最常用的格式是含有8个数据位。片上专用8位/16位波特率发生器可借助于振荡器产生标准波特率频率。

EUSART 首先发送和接收 LSb。EUSART 的发送器和接收器在功能上是独立的,但采用相同的数据格式和波特率。波特率发生器可以根据 BRGH 和 BRG16 位(TXSTA1<2> 和 BAUDCON1<3>)的设置值产生两种不同的波特率时钟,频率分别为移位速率的 16 倍或 64倍。硬件不支持奇偶校验,但可以用软件实现,校验值保存在第 9 个数据位中。

当工作在异步模式下时, EUSART 模块包括以下重要组成部分:

- 波特率发生器
- 采样电路
- 异步发送器
- 异步接收器
- 同步间隔字符自动唤醒
- 12 位间隔字符发送
- 自动波特率检测

17.3.1 EUSART 异步发送器

图 17-3 给出了 EUSART 发送器框图。发送器的核心是发送(串行)移位寄存器(Transmit Shift Register, TSR)。移位寄存器从读 / 写发送缓冲寄存器 TXREG1中获取数据。TXREG1寄存器中的数据由软件写入。在前一次装入数据的停止位发送前,不会向 TSR寄存器装入新数据。一旦停止位发送完毕,TXREG1寄存器中的新数据(如果有)就会被装入 TSR。


一旦 TXREG1 寄存器向 TSR 寄存器传输了数据(在 1 个 Tcy 内发生),TXREG1 寄存器就为空,同时 TX1IF 标志位 (PIR1<4>)置 1。可以通过将中断允许位 TX1IE (PIE1<4>)置 1 或清零来允许或禁止该中断。不管 TX1IE 的状态如何,只要中断发生,TX1IF 就会置 1 并且不能用软件清零。TX1IF 不会在 TXREG1 装入新数据时立即被清零,而是在装入指令后的第二个指令周期被清零。因此在 TXREG1 装入新数据后立即查询 TX1IF,会得到无效结果。


TX1IF 指示的是 TXREG1 寄存器的状态,而另一个位TRMT(TXSTA1<1>)则指示 TSR 寄存器的状态。TRMT是只读位,它在TSR寄存器为空时被置1。TRMT位与任何中断均无关联,因此要确定TSR寄存器是否为空,用户只能对此位进行查询。

- **注 1:** TSR 寄存器并未映射到数据存储器中,因此用户不能直接访问它。
 - 2: 当使能位TXEN置1时,标志位TX1IF置1。

设置异步发送操作的步骤如下:

- 1. 对 SPBRGH1:SPBRG1 寄存器进行初始化,设置合适的波特率。按需要将 BRGH 和 BRG16 位置 1 或清零,以获得所需的波特率。
- 2. 通过将 SYNC 位清零并将 SPEN 位置 1, 使能异 步串口。
- 3. 如果需要中断,将允许位 TX1IE 置 1。
- 4. 如果需要 9 位发送, 将发送位 TX9 置 1; 可以作为地址 / 数据位使用。
- 5. 通过将 TXEN 位置 1 使能发送, 此操作同时也会将 TX1IF 位置 1。
- 6. 如果选择了9位发送,将第9位装入TX9D位。
- 7. 将数据装入 TXREG1 寄存器 (开始发送)。
- 8. 如果使用中断, 应确保 INTCON 寄存器中的 GIE 和 PEIE 位 (INTCON<7:6>) 已置 1。








表 17-5: 与异步发送相关的寄存器

	771 2 XXX1HXCH7 X 11 HH											
名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	复位值 所在页			
INTCON	GIE/GIEH	PEIE/GIEL	TMR0IE	INT0IE	RBIE	TMR0IF	INT0IF	RBIF	51			
PIR1	_	ADIF	RC1IF	TX1IF	SSPIF	_	TMR2IF	TMR1IF	54			
PIE1	_	ADIE	RC1IE	TX1IE	SSPIE	_	TMR2IE	TMR1IE	54			
IPR1	_	ADIP	RC1IP	TX1IP	SSPIP	_	TMR2IP	TMR1IP	54			
RCSTA1	SPEN	RX9	SREN	CREN	ADDEN	FERR	OERR	RX9D	53			
TXREG1	EUSART 发	 送寄存器							53			
TXSTA1	CSRC	TX9	TXEN	SYNC	SENDB	BRGH	TRMT	TX9D	53			
BAUDCON1	ABDOVF	RCMT		SCKP	BRG16	_	WUE	ABDEN	55			
SPBRGH1	EUSART 涉	USART 波特率发生器寄存器的高字节										
SPBRG1	EUSART &	EUSART 波特率发生器寄存器的低字节										
LATG	U2OD	U10D		LATG4	LATG3	LATG2	LATG1	LATG0	54			

图注: — = 未用单元,读为 0。异步发送不使用阴影单元。

17.3.2 EUSART 异步接收器

图 17-6 给出了接收器框图。在 RX1 引脚上接收数据,并驱动数据恢复电路。数据恢复电路实际上是一个工作 频率为 16 倍波特率的高速移位器,而主接收串行移位器的工作频率等于比特率或 Fosc。此模式通常用于RS-232 系统。


设置异步接收操作的步骤如下:

- 1. 对 SPBRGH1:SPBRG1 寄存器进行初始化,设置合适的波特率。按需要将 BRGH 和 BRG16 位置 1 或清零,以获得所需的波特率。
- 2. 通过将 SYNC 位清零并将 SPEN 位置 1, 使能异步电口。
- 3. 如果需要中断,将允许位 RC1IE 置 1。
- 4. 如果需要接收 9 位数据,将 RX9 位置 1。
- 5. 通过将 CREN 位置 1 使能接收。
- 6. 当接收完成时标志位 RC1IF 将被置 1,此时如果中断允许位RC1IE已置1,则还将产生一个中断。
- 7. 读 RCSTA1 寄存器获取第 9 位数据 (如果已使能),并判断在接收过程中是否发生了错误。
- 8. 读 RCREG1 寄存器来读取接收到的 8 位数据。
- 9. 如果发生错误,通过将使能位 CREN 清零来清除错误。
- 10. 如果使用中断, 应确保 INTCON 寄存器中的 GIE 和 PEIE 位 (INTCON<7:6>) 已置 1。

17.3.3 设置带有地址检测功能的 9 位模式

此模式通常用于 RS-485 系统。按如下步骤设置带有地址检测功能的异步接收操作:

- 1. 对 SPBRGH1:SPBRG1 寄存器进行初始化,设置合适的波特率。按需要将 BRGH 和 BRG16 位置1或清零,以获得所需的波特率。
- 2. 通过将 SYNC 位清零并将 SPEN 位置 1, 使能异 步串口。
- 3. 如果需要中断,将 RCEN 位置 1 并用 RC1IP 位 选择所需的优先级别。
- 4. 将 RX9 位置 1, 使能 9 位接收。
- 5. 将 ADDEN 位置 1, 使能地址检测。
- 6. 将 CREN 位置 1, 使能接收。
- 7. 当接收完成时 RC1IF 位将被置 1。此时如果 RC1IE 和 GIE 位已置 1,还将响应中断。
- 8. 读 RCSTA1 寄存器判断在接收时是否发生了错误,同时读取第9位数据(如果适用)。
- 9. 读 RCREG1 判断是否正在对器件进行寻址。
- 10. 如果发生错误,将 CREN 位清零。
- 11. 如果已找到器件,将 ADDEN 位清零,允许所有的接收数据进入接收缓冲器并中断 CPU。






表 17-6: 与异步接收相关的寄存器

	471 > 471 > 47 PATRICATE AND										
名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	复位值 所在页		
INTCON	GIE/GIEH	PEIE/GIEL	TMR0IE	INT0IE	RBIE	TMR0IF	INT0IF	RBIF	51		
PIR1	_	ADIF	RC1IF	TX1IF	SSPIF	_	TMR2IF	TMR1IF	54		
PIE1	_	ADIE	RC1IE	TX1IE	SSPIE	_	TMR2IE	TMR1IE	54		
IPR1	_	ADIP	RC1IP	TX1IP	SSPIP	_	TMR2IP	TMR1IP	54		
RCSTA1	SPEN	RX9	SREN	CREN	ADDEN	FERR	OERR	RX9D	53		
RCREG1	EUSART 5	接收寄存器							53		
TXSTA1	CSRC	TX9	TXEN	SYNC	SENDB	BRGH	TRMT	TX9D	53		
BAUDCON1	ABDOVF	ABDOVF RCMT — SCKP BRG16 — WUE ABDEN									
SPBRGH1	EUSART 波特率发生器寄存器的高字节										
SPBRG1	EUSART &	皮特率发生器	寄存器的低	字节	·	·	·		53		

图注: — = 未用单元,读为 0。异步接收不使用阴影单元。

17.3.4 同步间隔字符自动唤醒

在休眠模式下,EUSART 的所有时钟都会暂停。因此,波特率发生器处于非激活状态,且无法进行正确的数据接收。自动唤醒功能允许当 RX1/DT1 线上有事件发生时唤醒控制器,该功能需要 EUSART 工作在异步模式下。

通过将 WUE 位 (BAUDCON<1>)置 1,使能自动唤醒功能。该功能启用后,将禁止 RX1/DT1 上的典型接收操作,且 EUSART 保持在空闲状态并监视唤醒事件(不管 CPU 运行模式如何)。唤醒事件是指 RX1/DT1线上发生高电平到低电平的转换。(这刚好与"同步间隔"字符或 LIN 协议唤醒信号字符的启动条件一致。)

唤醒事件后,模块产生一个 RC1IF 中断。在正常工作模式下,中断会与 Q 时钟同步产生 (图 17-8);如果器件处于休眠模式,则两者是不同步的 (图 17-9)。通过读 RCREG1 寄存器可清除中断条件。

唤醒事件后,当 RX1 线上出现由低向高的电平转换时, WUE 位自动清零。此时, EUSART 模块将从空闲状态 返回正常工作模式,由此用户可知"同步间隔"事件已 经结束。

17.3.4.1 使用自动唤醒功能的特别注意事项

因为自动唤醒功能是通过检测 RX1/DT1 上的上升沿跳 变实现的,所以在停止位前该引脚上任何的状态改变都可能会产生错误的结束信号并导致数据或帧错误。因

此,为了确保正常的传输,必须首先发送全 0 字符。对于标准的 RS-232 器件,该字符是 00h (8 字节),而对于 LIN 总线器件则是 000h (12 位)。

另外还必须考虑振荡器起振时间,尤其在采用起振时间 较长的振荡器(即,XT或 HS 模式)应用中更要注意 这一点。"同步间隔"(或唤醒信号)字符必须足够 长,并且跟有足够长的时间间隔,以便使选定振荡器有 充足的时间起振来保证 EUSART 正确初始化。


17.3.4.2 使用 WUE 位的特别注意事项

使用 WUE 和 RC1IF 事件的时序来判断接收数据的有效性时,有可能会引起一些混淆。如前所述,将 WUE 位置 1 会使 EUSART 进入空闲状态。唤醒事件会通过将 RC1IF 位置 1 产生一个接收中断。此后当 RX1/DT1 出现上升沿时,WUE 位被清零。然后通过读 RCREG1 寄存器可清除中断条件。一般情况下,RCREG1 中的数据是无效数据,应该丢弃。

WUE 位清零(或仍然置 1)同时 RC1IF 标志位置 1 并不能表明 RCREG1 中数据接收是完整的。用户应该考虑在固件中同时验证是否完整地接收了数据。

要确保没有丢失有效数据,应检查RCMT 位来验证是否还在接收数据。如果不在接收数据,则可将WUE 位置1,使器件立即进入休眠模式。

图 17-8: 正常工作模式下的自动唤醒位(WUE)时序 | 01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|04;01|02|03|



17.3.5 间隔字符序列

EUSART 模块能够发送符合 LIN 总线标准的特殊间隔字符序列。发送的间隔字符包括 1 个起始位,后面跟有 12 个 0 位和 1 个停止位。当发送移位寄存器装有数据时,只要 SENDB 和 TXEN 位(TXSTA<3> 和 TXSTA<5>)置 1,就会发送帧间隔字符。请注意写入 TXREG1 的数据值会被忽略,并会发送全 0。

在发送了相应的停止位后,硬件会自动将 SENDB 位复位。这样用户可以在间隔字符(在 LIN 规范中通常是同步字符)后预先将下一个要发送字节装入发送 FIFO 队列。

请注意在发送间隔字符时写入TXREG1的数据值会被忽略。写入仅仅是为了启动正确的序列。

正如其在正常发送操作中一样,TRMT 位表明发送正在进行还是处于空闲状态。关于发送间隔字符的时序,请参见图 17-10。

17.3.5.1 间隔和同步发送序列

下述序列会发送一个报文帧头,包括一个间隔字符和其后的自动波特率同步字节。此序列适用于典型的 LIN 总线主控器件。

- 1. 将 EUSART 配置为所需的模式。
- 2. 将 TXEN 和 SENDB 位置 1,以设置间隔字符。
- 3. 将无效字符装入 TXREG1, 启动发送(该值会被 忽略)。
- 4. 将55h写入TXREG1,以便把同步字符装入FIFO 缓冲器。
- 5. 间隔字符发送后,硬件会将 SENDB 位复位。此时,同步字符会以预先配置的模式发送。

当 TXREG1 为空时(由 TX1IF 指出),下一个数据字节会写入 TXREG1。


17.3.6 接收间隔字符

增强型 USART 模块接收间隔字符有两种方法。

第一种方法是强制将波特率配置为典型速率的 9/13。这可以使停止位在正确的采样点(对于间隔字符为起始位之后的 13 位,对于典型数据则是 8 个数据位)产生。

第二种方法是使用**第 17.3.4 节 "同步间隔字符自动唤醒"** 中描述的自动唤醒功能。通过使能此功能, EUSART 将采样 RX1/DT1 线的下两次跳变,产生一个RC1IF 中断,接收下一个数据字节,并在随后产生另一个中断。

请注意在间隔字符后,用户通常希望使能自动波特率检测功能。无论使用哪种方法,用户都可以在检测到TX1IF中断时马上将ABD位置1。



17.4 EUSART 同步主控模式

将 CSRC 位 (TXSTA<7>) 置 1 可以进入同步主控模式。在此模式下,数据以半双工方式发送 (即发送和接收不能同时进行)。发送数据时禁止接收,反之亦然。将 SYNC 位 (TXSTA<4>) 置 1 可以进入同步模式。此外,应将使能位 SPEN (RCSTA1<7>) 置 1,分别把TX1和RX1引脚配置为CK1(时钟)和DT1(数据)线。

主控模式意味着处理器在CK1时钟线上发送主控时钟信号。时钟极性是通过 SCKP 位(BAUDCON<4>)选择的。将 SCKP 置 1 是将空闲状态的 CK1 设为高电平,将该位清零则将空闲状态的 CK1 设为低电平。此选项支持将本模块与 Microwire 器件配合使用。

17.4.1 EUSART 同步主控发送

图 17-3 给出了 EUSART 发送器框图。发送器的核心是 发送(串行)移位寄存器(TSR)。移位寄存器从读 / 写发送缓冲寄存器 TXREG1 中获取数据。 TXREG1 寄 存器中的数据由软件写入。在前一次装入数据的最后一 位发送完成后,才向 TSR 寄存器装入新数据。一旦最后 一位发送完成,就会将 TXREG1 寄存器的新数据(如 果有)装入 TSR。


一旦 TXREG1 寄存器向 TSR 寄存器传输了数据 (在 1 个 TCYCLE 内发生), TXREG1 就为空,同时 TX1IF 标志位(PIR1<4>)被置 1。可以通过将中断允许位 TX1IE

(PIE1<4>)置 1 或清零来允许或禁止该中断。 TX1IF 的设置不受 TX1IE 状态的影响,且不能用软件清零。只有在新数据写入 TXREG1 寄存器时,TX1IF 才会复位。

标志位 TX1IF 表示的是 TXREG1 寄存器的状态,而另一个标志位 TRMT(TXSTA<1>)则表示 TSR 寄存器的状态。TRMT 位是一个只读位,当 TSR 为空时,TRMT 被置 1。TRMT 位与任何中断均无关联,因此要确定 TSR 寄存器是否为空,用户只能对此位进行查询。TSR 并未映射到数据存储器中,所以用户不能直接访问它。

设置同步主控发送操作的步骤如下:

- 1. 对 SPBRGH1:SPBRG1 寄存器进行初始化,设置合适的波特率。按需要将 BRG16 位置 1 或清零,以获得所需的波特率。
- 2. 通过将 SYNC、SPEN 和 CSRC 位置 1, 使能同步主控串口。
- 3. 如果需要中断,将允许位 TX1IE 置 1。
- 4. 如果需要 9 位发送,将 TX9 位置 1。
- 5. 将 TXEN 位置 1, 使能发送。
- 6. 如果选择了 9 位发送,将第 9 位装入 TX9D 位。
- 7. 将数据装入 TXREG1 寄存器, 启动发送。
- 8. 如果使用中断,应确保 INTCON 寄存器中的 GIE 和 PEIE 位 (INTCON<7:6>) 已置 1。






表 17-7: 与同步主控发送相关的寄存器

<u> </u>	与内少王汪及 及伯人的负行 证											
名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	复位值 所在页			
INTCON	GIE/GIEH	PEIE/GIEL	TMR0IE	INT0IE	RBIE	TMR0IF	INT0IF	RBIF	51			
PIR1	_	ADIF	RC1IF	TX1IF	SSPIF	1	TMR2IF	TMR1IF	54			
PIE1	_	ADIE	RC1IE	TX1IE	SSPIE	ı	TMR2IE	TMR1IE	54			
IPR1	_	ADIP	RC1IP	TX1IP	SSPIP	1	TMR2IP	TMR1IP	54			
RCSTA1	SPEN	RX9	SREN	CREN	ADDEN	FERR	OERR	RX9D	53			
TXREG1	EUSART 发	 送寄存器							53			
TXSTA1	CSRC	TX9	TXEN	SYNC	SENDB	BRGH	TRMT	TX9D	53			
BAUDCON1	ABDOVF	RCMT		SCKP	BRG16	1	WUE	ABDEN	55			
SPBRGH1	EUSART 波特率发生器寄存器的高字节											
SPBRG1	EUSART 波特率发生器寄存器的低字节											
LATG	U2OD	U10D		LATG4	LATG3	LATG2	LATG1	LATG0	54			

图注: — = 未用,读为 0。同步主控发送不使用阴影单元。

© 2007 Microchip Technology Inc. 超前信息 DS39770A_CN 第 245 页

17.4.2 EAUSART 同步主控接收

一旦选择了同步模式,只要将单字节接收使能位 SREN (RCSTA1<5>) 或连续接收使能位 CREN (RCSTA1<4>) 置 1,即可使能接收。在时钟的下降沿采样 RX1 引脚上的 数据。

如果使能位 SREN 置 1,则只接收单个字。如果将使能 位 CREN 置 1,则会连续接收数据,直到将 CREN 位清零。如果两个位均被置 1,则 CREN 优先。

设置同步主控接收操作的步骤如下:

- 1. 对 SPBRGH1:SPBRG1 寄存器进行初始化,设置 合适的波特率。按需要将 BRG16 位置 1 或清零, 以获得所需的波特率。
- 2. 通过将 SYNC、SPEN 和 CSRC 位置 1, 使能同步主控串口。

- 3. 确保将 CREN 和 SREN 位清零。
- 4. 如果需要中断,将允许位 RC1IE 置 1。
- 5. 如果需要接收 9 位数据,将 RX9 位置 1。
- 6. 如果需要单字节接收,将 SREN 位置 1。如果需要连续接收,将 CREN 位置 1。
- 7. 当接收完成时中断标志位 RC1IF 将置 1,此时如果中断允许位 RC1IE 已置 1,则还将产生一个中断。
- 8. 读 RCSTA1 寄存器获取第 9 位数据 (如果已使能),并判断在接收过程中是否发生了错误。
- 9. 读 RCREG1 寄存器来读取接收到的 8 位数据。
- 10. 如果发生错误,将 CREN 位清零以清除错误。
- 11. 如果使用中断, 应确保 INTCON 寄存器中的 GIE 和 PEIE 位 (INTCON<7:6>) 已置 1。




表 17-8: 与同步主控接收相关的寄存器

名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	复位值 所在页			
INTCON	GIE/GIEH	PEIE/GIEL	TMR0IE	INT0IE	RBIE	TMR0IF	INT0IF	RBIF	51			
PIR1	-	ADIF	RC1IF	TX1IF	SSPIF		TMR2IF	TMR1IF	54			
PIE1	ı	ADIE	RC1IE	TX1IE	SSPIE	-	TMR2IE	TMR1IE	54			
IPR1	-	ADIP	RC1IP	TX1IP	SSPIP	_	TMR2IP	TMR1IP	54			
RCSTA1	SPEN	RX9	SREN	CREN	ADDEN	FERR	OERR	RX9D	53			
RCREG1	EUSART 接	接收寄存器							53			
TXSTA1	CSRC	TX9	TXEN	SYNC	SENDB	BRGH	TRMT	TX9D	53			
BAUDCON1	ABDOVF	ABDOVF RCMT — SCKP BRG16 — WUE ABDEN										
SPBRGH1	SPBRGH1 EUSART 波特率发生器寄存器的高字节											
SPBRG1	EUSART 涉	皮特率发生器	寄存器的低等	字节	·		·		53			

图注: — = 未用, 读为 0。同步主控接收不使用阴影单元。

17.5 EUSART 同步从动模式

将 CSRC 位(TXSTA<7>)清零可以进入同步从动模式。此模式与同步主控模式的区别在于移位时钟由 CK1 引脚上的外部时钟提供(主控模式中由内部时钟提供)。这使得器件能在任何低功耗模式下发送或接收数据。

17.5.1 EUSART 同步从动发送

除了休眠模式以外,同步主控模式和从动模式的工作方式是相同的。

如果向 TXREG1 写 2 个字,然后执行 SLEEP 指令,则 会发生以下事件:

- a) 第一个字立即传送到 TSR 寄存器进行发送。
- b) 第二个字仍保留在 TXREG1 寄存器中。
- c) 不会将标志位 TX1IF 置 1。
- d) 当第一个字移出 TSR 后, TXREG1 寄存器将把第二个字传送给 TSR, 同时将标志位 TX1IF 置 1。
- e) 如果中断允许位 TX1IE 置 1,中断将把器件从休 眠状态唤醒。如果允许了全局中断,程序则会跳 转到中断向量处执行。

设置同步从动发送的步骤如下:

- 1. 通过将 SYNC 和 SPEN 位置 1 并将 CSRC 位清 零,使能同步从动串口。
- 2. 将 CREN 和 SREN 位清零。
- 3. 如果需要中断,将允许位 TX1IE 置 1。
- 4. 如果需要 9 位发送,将 TX9 位置 1。
- 5. 将使能位 TXEN 置 1 以使能发送。
- 6. 如果选择了 9 位发送,将第 9 位装入 TX9D 位。
- 7. 将数据装入 TXREG1 寄存器, 启动发送。
- 8. 如果使用中断,应确保 INTCON 寄存器中的 GIE 和 PEIE 位 (INTCON<7:6>) 已置 1。

表 17-9: 与同步从动发送相关的寄存器

名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	复位值 所在页			
INTCON	GIE/GIEH	PEIE/GIEL	TMR0IE	INT0IE	RBIE	TMR0IF	INT0IF	RBIF	51			
PIR1	_	ADIF	RC1IF	TX1IF	SSPIF	_	TMR2IF	TMR1IF	54			
PIE1	_	ADIE	RC1IE	TX1IE	SSPIE	_	TMR2IE	TMR1IE	54			
IPR1	_	ADIP	RC1IP	TX1IP	SSPIP	_	TMR2IP	TMR1IP	54			
RCSTA1	SPEN	RX9	SREN	CREN	ADDEN	FERR	OERR	RX9D	53			
TXREG1	EUSART 发	 送寄存器							53			
TXSTA1	CSRC	TX9	TXEN	SYNC	SENDB	BRGH	TRMT	TX9D	53			
BAUDCON1	ABDOVF	RCMT		SCKP	BRG16	_	WUE	ABDEN	55			
SPBRGH1	EUSART &	USART 波特率发生器寄存器的高字节										
SPBRG1	EUSART &	USART 波特率发生器寄存器的低字节										
LATG	U2OD	U10D	_	LATG4	LATG3	LATG2	LATG1	LATG0	54			

图注: — = 未用,读为 0。同步从动发送不使用阴影单元。

17.5.2 EUSART 同步从动接收

除了休眠模式、空闲模式以及在从动模式下忽略 SREN 位以外,同步主控和从动模式的工作方式完全相同。

如果在进入休眠或空闲模式前将 CREN 位置 1 使能接收,那么在低功耗模式下可以接收到一个数据字。接收到该字后,RSR 寄存器将把数据发送到 RCREG1 寄存器。如果中断允许位 RC1IE 已置 1,产生的中断将把芯片从低功耗模式唤醒。如果允许了全局中断,程序则会跳转到中断向量处执行。

设置同步从动接收操作的步骤如下:

- 1. 通过将 SYNC 和 SPEN 位置 1 并将 CSRC 位清 零,使能同步从动串口。
- 2. 如果需要中断,将允许位 RC1IE 置 1。
- 3. 如果需要接收 9 位数据,将 RX9 位置 1。
- 4. 将使能位 CREN 置 1 以使能接收。
- 5. 当接收完成时 RC1IF 位将被置 1。如果中断允许 位 RC1IE 置 1,还将产生一个中断。
- 6. 读 RCSTA1 寄存器获取第 9 位数据 (如果已使能),并判断在接收过程中是否发生了错误。
- 7. 读 RCREG1 寄存器来读取接收到的 8 位数据。
- 8. 如果发生错误,将 CREN 位清零以清除错误。
- 9. 如果使用中断,应确保 INTCON 寄存器中的 GIE 和 PEIE 位 (INTCON<7:6>) 已置 1。

表 17-10: 与同步从动接收相关的寄存器

名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	复位值 所在页		
INTCON	GIE/GIEH	PEIE/GIEL	TMR0IE	INT0IE	RBIE	TMR0IF	INT0IF	RBIF	51		
PIR1	_	ADIF	RC1IF	TX1IF	SSPIF	_	TMR2IF	TMR1IF	54		
PIE1	_	ADIE	RC1IE	TX1IE	SSPIE	_	TMR2IE	TMR1IE	54		
IPR1	_	ADIP	RC1IP	TX1IP	SSPIP	ı	TMR2IP	TMR1IP	54		
RCSTA1	SPEN	RX9	SREN	CREN	ADDEN	FERR	OERR	RX9D	53		
RCREG1	EUSART 5	接收寄存器							53		
TXSTA1	CSRC	TX9	TXEN	SYNC	SENDB	BRGH	TRMT	TX9D	53		
BAUDCON1	ABDOVF	ABDOVF RCMT — SCKP BRG16 — WUE ABDEN									
SPBRGH1	EUSART 波特率发生器寄存器的高字节										
SPBRG1	EUSART &	皮特率发生器	寄存器的低	字节		•			53		

图注: — = 未用, 读为 0。同步从动接收不使用阴影单元。

18.0 可寻址的通用同步 / 异步收发器 (AUSART)

可寻址的通用同步/异步收发器 (Addressable Universal Synchronous Asynchronous Receiver Transmitter, AUSART) 模块在功能上与上一章讨论的增强型 USART 模块非常类似。AUSART 为那些不需要自动波特率检测或 LIN 总线支持的外部器件串行通信提供了额外的通道。

AUSART 可配置为以下几种工作模式:

- 异步模式 (全双工)
- 同步——主控(半双工)模式
- 同步——从动 (半双工)模式

AUSART 模块的引脚与 PORTG 的功能复用(分别为RG1/TX2/CK2 和 RG2/RX2/DT2/VLCAP1 引脚)。要把这些引脚配置为 AUSART:

- SPEN (RCSTA2<7>) 位必须置 1 (= 1)
- TRISG<2> 位必须置1 (=1)
- TRISG<1> 位必须清零 (= 0), 使该模块工作 于异步和同步主控模式
- TRISG<1> 位必须置 1 (= 1), 使该模块工作于同步从动模式

注: AUSART 控制根据需要会自动将引脚从输入重新配置为输出。

TX2 输出引脚的驱动器也可以有选择地配置为漏极开路输出。此功能使引脚上的电平可通过外部上拉电阻上拉至较高的电平,并且无需额外的电平转换器件就可使输出与外部电路进行通信。

漏极开路输出选项由 U2OD 位(LATG<7>)控制。通过将该位置 1 可将该引脚配置为漏极开路操作。

18.1 控制寄存器

可寻址 USART 模块的操作是由 TXSTA2 和 RXSTA2 这 两个寄存器控制的。这两个寄存器将在寄存器 18-1 和 寄存器 18-2 中分别详细介绍。

© 2007 Microchip Technology Inc. 超前信息 DS39770A_CN 第 249 页

寄存器 18-1: TXSTA2: AUSART 发送状态和控制寄存器

R/W-0	R/W-0	R/W-0	R/W-0	U-0	R/W-0	R-1	R/W-0
CSRC	TX9	TXEN ⁽¹⁾	SYNC	_	BRGH	TRMT	TX9D
bit 7							bit 0

图注:

 R = 可读位
 W = 可写位
 U = 未用位, 读为 0

 -n = POR 值
 1 = 置 1
 0 = 清零
 x = 未知

bit 7 CSRC: 时钟源选择位

<u>异步模式:</u> 无关位。 同步模式:

1 = 主控模式 (时钟来自内部 BRG) 0 = 从动模式 (时钟来自外部时钟源)

bit 6 **TX9:** 9 位发送使能位

1 = 选择 9 位发送 0 = 选择 8 位发送

bit 5 **TXEN:** 发送使能位 ⁽¹⁾

1 = 使能发送 0 = 禁止发送

bit 4 SYNC: AUSART 模式选择位

1 = 同步模式

0 = 异步模式

bit 3 未用: 读为 0

bit 2 BRGH: 高波特率选择位

<u>异步模式:</u> 1 = 高速 0 = 低速

<u>同步模式:</u> 在此模式下未使用。

bit 1 TRMT: 发送移位寄存器状态位

1 = TSR 空 0 = TSR 满

bit 0 **TX9D:** 发送数据的第 9 位

可以是地址/数据位或奇偶校验位。

注 1: 在同步模式下, SREN/CREN 的优先级高于 TXEN。

寄存器 18-2:	RCSTA2.	AUSART 接收状态和控制寄存器
10~4:	NOS IAZ:	

R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R-0	R-0	R-x
SPEN	RX9	SREN	CREN	ADDEN	FERR	OERR	RX9D
bit 7							bit 0

图注:

R = 可读位 W = 可写位 U = 未用位, 读为 0

-n = POR 值 1 = 置 1 0 = 清零 x = 未知

bit 7 SPEN: 串口使能位

1 = 使能串口 (配置 RX2/DT2 和 TX2/CK2 引脚作为串口引脚)

0 = 禁止串口 (保持在复位状态)

bit 6 **RX9:** 9 位接收使能位

1 = 选择 9 位接收

0 = 选择8位接收

bit 5 SREN: 单字节接收使能位

<u>异步模式</u>: 无关位。

同步主控模式:

1 = 使能单字节接收

0 = 禁止单字节接收

此位在接收完成后清零。

同步从动模式:

无关位。

bit 4 CREN: 连续接收使能位

异步模式:

1 = 使能接收器

0 = 禁止接收器

同步模式:

1 = 使能连续接收,直到使能位 CREN 清零 (CREN 比 SREN 优先级高)

0 = 禁止连续接收

bit 3 ADDEN: 地址检测使能位

9位异步模式 (RX9=1):

1 = 当 RSR<8> 置 1 时,使能地址检测、允许中断和装入接收缓冲器

0 = 禁止地址检测、接收所有字节并且第9位可作为奇偶校验位

9 位异步模式 (RX9 = 0):

无关位。

bit 2 FERR: 帧错误位

1 = 帧错误(可以通过读 RCREG2 寄存器刷新该位并接收下一个有效字节)

0 = 无帧错误

bit 1 **OERR:** 溢出错误位

1 = 溢出错误 (可以通过清零 CREN 位来清零该位)

0 = 无溢出错误

bit 0 **RX9D:** 接收数据的第 9 位

该位可以是地址/数据位或奇偶校验位,并且必须由用户固件计算得到。

18.2 AUSART 波特率发生器 (BRG)

BRG 是一个专用的 8 位发生器,支持 AUSART 的异步和同步模式。

SPBRG2 寄存器控制自由运行的定时器周期。在异步模式下,BRGH 位(TXSTA<2>)也用于控制波特率。在同步模式下,BRGH 位会被忽略。表 18-1 所示为不同AUSART 模式的波特率计算公式,但仅适用于主控模式(由内部产生时钟信号)。

给出期望的波特率和 Fosc 值,就可以使用表 18-1 中的公式计算 SPBRG2 寄存器的最近似整数值。这样就可以判断波特率误差。例 18-1 给出了计算示例。表 18-2 中给出了不同异步模式下典型的波特率和误差值。使用高波特率(BRGH = 1)有利于减小波特率误差,或者在快速振荡频率条件下实现低波特率。

向 SPBRG2 寄存器写入新值会使 BRG 定时器复位(或清零)。这可以确保 BRG 无需等待定时器溢出就可以输出新的波特率。

18.2.1 在功耗管理模式下的操作

器件时钟用于产生所需的波特率。当进入一种功耗管理模式时,新时钟源可能会工作在一个不同的频率下。这可能需要调整 SPBRG2 寄存器中的值。

18.2.2 采样

检测电路对 RX2 引脚采样三次,以判定 RX2 引脚上出现的是高电平还是低电平。

表 18-1: 波特率公式

配	置位					
SYNC	BRGH	BRG/AUSART 模式	波特率计算公式			
0	0	异步	Fosc/[64 (n + 1)]			
0	1	异步	Fosc/[16 (n + 1)]			
1	х	同步	Fosc/[4 (n + 1)]			

图注: x =无关位, n =SPBRG2 寄存器的值

例 18-1: 计算波特率误差

器件工作在 Fosc = 16 MHz, 目标波特率 = 9600, 异步模式, BRGH = 0:

目标波特率 = Fosc/(64 ([SPBRG2] + 1))

求解 SPBRG2:

X = ((Fosc/目标波特率)/64)-1

= ((16000000/9600)/64) - 1

= [25.042] = 25

波特率计算结果 = 16000000/(64(25+1))

= 9615

误差 = (波特率计算结果 – 目标波特率)/目标波特率

= (9615 - 9600)/9600 = 0.16%

表 18-2: 与波特率发生器相关的寄存器

名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	复位值 所在页
TXSTA2	CSRC	TX9	TXEN	SYNC	_	BRGH	TRMT	TX9D	56
RCSTA2	SPEN	RX9	SREN	CREN	ADDEN	FERR	OERR	RX9D	56
SPBRG2	AUSART &	皮特率发生器	8 寄存器						56

图注: BRG 不使用阴影单元。

表 18-3: 异步模式下的波特率

100		712 DV	N I HJW	14 1		BRG	H = 0					
	Fosc	= 40.000) MHz	Fosc	= 20.000) MHz	Fosc	= 10.000	MHz	Fosc = 8.000 MHz		
波特率 (K)	实际 波特率 (K)	% 误差	SPBRG 值 (十进制)	实际波 特率 (K)	% 误差	SPBRG 值 (十进制)	实际 波特率 (K)	% 误差	SPBRG 值 (十进制)	实际 波特率 (K)	% 误差	SPBRG 值 (十 进 制)
0.3	_	_	_	_	_	_	_	_	_	_	_	_
1.2	_	_	_	1.221	1.73	255	1.202	0.16	129	1.201	-0.16	103
2.4	2.441	1.73	255	2.404	0.16	129	2.404	0.16	64	2.403	-0.16	51
9.6	9.615	0.16	64	9.766	1.73	31	9.766	1.73	15	9.615	-0.16	12
19.2	19.531	1.73	31	19.531	1.73	15	19.531	1.73	7	_	_	_
57.6	56.818	-1.36	10	62.500	8.51	4	52.083	-9.58	2	_	_	_
115.2	125.000	8.51	4	104.167	-9.58	2	78.125	-32.18	1		_	_

		BRGH = 0										
	Fos	Fosc = 4.000 MHz Fosc = 2.000 MHz					Fosc = 1.000 MHz					
波特率 (K)	实际 波特率 (K)	% 误差	SPBRG 值 (十 进 制)	实际 波特率 (K)	% 误差	SPBRG 值 (十进制)	实际 波特率 (K)	% 误差	SPBRG 值 (十进 制)			
0.3	0.300	0.16	207	0.300	-0.16	103	0.300	-0.16	51			
1.2	1.202	0.16	51	1.201	-0.16	25	1.201	-0.16	12			
2.4	2.404	0.16	25	2.403	-0.16	12	_	_	_			
9.6	8.929	-6.99	6	_	_	_	_	_	_			
19.2	20.833	8.51	2	_	_	_	_	_	_			
57.6	62.500	8.51	0	_	_	_	_	_	_			
115.2	62.500	-45.75	0	_	_	_	_	_	_			

						BRG	H = 1					
波特率	Fosc	= 40.000	0 MHz	Fosc	= 20.000	0 MHz	Fosc	= 10.000	0 MHz	Fosc = 8.000 MHz		
(K)	实际 波特率 (K)	% 误差	SPBRG 值 (十 进 制)	实际 波特率 (K)	% 误差	SPBRG 值 (十 进 制)	实际 波特率 (K)	% 误差	SPBRG 值 (十 进 制)	实际 波特率 (K)	% 误差	SPBRG 值 (十 进 制)
0.3	_	_	_	_	_	_	_	_	_		_	_
1.2	_	_	_	_	_	_	_	_	_	_	_	_
2.4	_	_	_	_	_	_	2.441	1.73	255	2.403	-0.16	207
9.6	9.766	1.73	255	9.615	0.16	129	9.615	0.16	64	9.615	-0.16	51
19.2	19.231	0.16	129	19.231	0.16	64	19.531	1.73	31	19.230	-0.16	25
57.6	58.140	0.94	42	56.818	-1.36	21	56.818	-1.36	10	55.555	3.55	8
115.2	113.636	-1.36	21	113.636	-1.36	10	125.000	8.51	4	_	_	_

					BRGH =	1				
波特率	Fosc	= 4.000	MHz	Fos	c = 2.000	MHz	Fosc = 1.000 MHz			
(K)	实际 波特率 (K)	% 误差	SPBRG 值 (十进制)	实际 波特率 (K)	% 误差	SPBRG 值 (十进制)	实际 波特率 (K)	% 误差	SPBRG 值 (十进制)	
0.3	_	_	_		_	_	0.300	-0.16	207	
1.2	1.202	0.16	207	1.201	-0.16	103	1.201	-0.16	51	
2.4	2.404	0.16	103	2.403	-0.16	51	2.403	-0.16	25	
9.6	9.615	0.16	25	9.615	-0.16	12	_	_	_	
19.2	19.231	0.16	12	_	_	_	_	_	_	
57.6	62.500	8.51	3	_	_	_	_	_	_	
115.2	125.000	8.51	1	_	_	_	_	_	_	

18.3 AUSART 异步模式

通过将 SYNC 位(TXSTA2<4>)清零可选择异步工作模式。在此模式下,AUSART 使用标准的不归零(NRZ)格式(1个起始位、8个或9个数据位和1个停止位)。最常用的格式是含有8个数据位。片上专用8位波特率发生器可借助于振荡器产生标准波特率频率。

AUSART 首先发送和接收 LSb。 AUSART 的发送器和接收器在功能上是独立的,但采用相同的数据格式和波特率。波特率发生器可以根据 BRGH 位 (TXSTA2<2>)的设置值产生两种不同的波特率时钟,频率分别为移位速率的 16 倍或 64 倍。硬件不支持奇偶校验,但可以用软件实现,校验值保存在第 9 个数据位中。

当工作在异步模式下时, AUSART 模块包括以下重要组成部分:

- 波特率发生器
- 采样电路
- 异步发送器
- 异步接收器

18.3.1 AUSART 异步发送器

图 18-1 给出了 AUSART 发送器框图。发送器的核心是发送(串行)移位寄存器(TSR)。移位寄存器从读 / 写发送缓冲寄存器 TXREG2 中获取数据。 TXREG2 寄存器中的数据由软件写入。在前一次装入数据的停止位发送前,不会向 TSR 寄存器装入新数据。一旦停止位发送完毕, TXREG2 寄存器中的新数据(如果有)就会被装入 TSR。


一旦 TXREG2 寄存器向 TSR 寄存器传输了数据(在 1 个 Tcy 内发生),TXREG2 寄存器就为空,同时标志位 TX2IF(PIR3<4>)置 1。可以通过将中断允许位 TX2IE(PIE3<4>)置 1 或清零来允许或禁止该中断。不管 TX2IE 的状态如何,只要中断发生,TX2IF 就会置 1 并且不能用软件清零。TX2IF 不会在 TXREG2 装入新数据时立即被清零,而是在装入指令后的第二个指令周期被清零。因此在 TXREG2 装入新数据后立即查询 TX2IF,会得到无效结果。


TX2IF 指示的是 TXREG2 寄存器的状态,而另一个位TRMT (TXSTA2<1>)则指示 TSR 寄存器的状态。TRMT是只读位,它在TSR寄存器为空时被置1。TRMT位与任何中断均无关联,因此要确定TSR寄存器是否为空,用户只能对此位进行查询。


- 注 1: TSR 寄存器并未映射到数据存储器中,因此用户不能直接访问它。
 - 2: 当使能位TXEN置1时,标志位TX2IF置1.

设置异步发送操作的步骤如下:

- 对 SPBRG2 寄存器进行初始化,设置合适的波特率。按需要将 BRGH 位置 1 或清零,以获得所需的波特率。
- 2. 通过将 SYNC 位清零并将 SPEN 位置 1, 使能异 步串口。
- 3. 如果需要中断,将允许位 TX2IE 置 1。
- 4. 如果需要 9 位发送,将发送位 TX9 置 1。可以作为地址 / 数据位使用。
- 5. 通过将 TXEN 位置 1 使能发送, 此操作同时也会将 TX2IF 位置 1。
- 6. 如果选择了9位发送,将第9位装入TX9D位。
- 7. 将数据装入 TXREG2 寄存器 (开始发送)。
- 8. 如果使用中断,应确保 INTCON 寄存器中的 GIE 和 PEIE 位 (INTCON<7:6>) 已置 1。










表 18-4:	与异步发送相关的寄存器

名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	复位值 所在页
INTCON	GIE/GIEH	PEIE/GIEL	TMR0IE	INT0IE	RBIE	TMR0IF	INT0IF	RBIF	51
PIR3	_	LCDIF	RC2IF	TX2IF	_	CCP2IP	CCP1IP	_	54
PIE3	_	LCDIE	RC2IE	TX2IE	_	CCP2IF	CCP1IF	_	54
IPR3	_	LCDIP	RC2IP	TX2IP	_	CCP2IE	CCP1IE	_	54
RCSTA2	SPEN	RX9	SREN	CREN	ADDEN	FERR	OERR	RX9D	56
TXREG2	AUSART 发	 送寄存器							56
TXSTA2	CSRC	TX9	TXEN	SYNC	_	BRGH	TRMT	TX9D	56
SPBRG2	AUSART 涉	皮特率发生器	寄存器			•			56
LATG	U2OD	U10D	_	LATG4	LATG3	LATG2	LATG1	LATG0	54

图注: — = 未用单元,读为 0。异步发送不使用阴影单元。

18.3.2 AUSART 异步接收器

图 18-4 给出了接收器框图。在 RX2 引脚上接收数据,并驱动数据恢复电路。数据恢复电路实际上是一个工作 频率为 16 倍波特率的高速移位器,而主接收串行移位器的工作频率等于比特率或 Fosc。此模式通常用于RS-232 系统。

设置异步接收操作的步骤如下:

- 对 SPBRG2 寄存器进行初始化,设置合适的波特率。按需要将 BRGH 位置 1 或清零,以获得所需的波特率。
- 2. 通过将 SYNC 位清零并将 SPEN 位置 1, 使能异步电口。
- 3. 如果需要中断,将允许位 RC2IE 置 1。
- 4. 如果需要接收 9 位数据,将 RX9 位置 1。
- 5. 通过将 CREN 位置 1 使能接收。
- 当接收完成时标志位 RC2IF 将被置 1,此时如果 中断允许位RC2IE已置1,则还将产生一个中断。
- 7. 读 RCSTA2 寄存器获取第 9 位数据 (如果已使能),并判断在接收过程中是否发生了错误。
- 8. 读 RCREG2 寄存器来读取接收到的 8 位数据。
- 9. 如果发生错误,通过将使能位 CREN 清零来清除错误。
- 10. 如果使用中断, 应确保 INTCON 寄存器中的 GIE 和 PEIE 位 (INTCON<7:6>) 已置 1。

18.3.3 设置带有地址检测功能的 9 位模式

此模式通常用于 RS-485 系统。按如下步骤设置带有地址检测功能的异步接收操作:

- 对 SPBRG2 寄存器进行初始化,设置合适的波特率。按需要将 BRGH 和 BRG16 位置 1 或清零,以获得所需的波特率。
- 2. 通过将 SYNC 位清零并将 SPEN 位置 1, 使能异 步串口。
- 3. 如果需要中断,将 RCEN 位置 1 并用 RC2IP 位 选择所需的优先级别。
- 4. 将 RX9 位置 1, 使能 9 位接收。
- 5. 将 ADDEN 位置 1, 使能地址检测。
- 6. 将 CREN 位置 1, 使能接收。
- 7. 当接收完成时 RC2IF 位将被置 1。此时如果 RC2IE 和 GIE 位已置 1,还将响应中断。
- 8. 读 RCSTA2 寄存器判断在接收时是否发生了错误,同时读取第9位数据(如果适用)。
- 9. 读 RCREG2 判断是否正在对器件进行寻址。
- 10. 如果发生错误,将 CREN 位清零。
- 11. 如果已找到器件,将 ADDEN 位清零,允许所有的接收数据进入接收缓冲器并中断 CPU。

图 18-4: AUSART 接收框图 **CREN OERR FERR** 64 倍波特率时钟 MSb RSR 寄存器 LSb SPBRG2 ÷16 或 停止位 . . . (8) 7 0 起始位 1 波特率发生器 RX9 引脚缓冲器 数据 和控制 恢复 RX9D RCREG2 寄存器 FIFO SPEN 8 中断 RC2IF 数据总线 RC2IE




表 18-5: 与异步接收相关的寄存器

名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	复位值 所在页
INTCON	GIE/GIEH	PEIE/GIEL	TMR0IE	INT0IE	RBIE	TMR0IF	INT0IF	RBIF	51
PIR3	_	LCDIF	RC2IF	TX2IF		CCP2IP	CCP1IP		54
PIE3	_	LCDIE	RC2IE	TX2IE	-	CCP2IF	CCP1IF	-	54
IPR3	_	LCDIP	RC2IP	TX2IP	_	CCP2IE	CCP1IE	_	54
RCSTA2	SPEN	RX9	SREN	CREN	ADDEN	FERR	OERR	RX9D	56
RCREG2	AUSART 5	接收寄存器							56
TXSTA2	CSRC	TX9	TXEN	SYNC	_	BRGH	TRMT	TX9D	56
SPBRG2	AUSART &	皮特率发生器	寄存器				•		56

图注: — = 未用单元,读为 0。异步接收不使用阴影单元。

18.4 AUSART 同步主控模式

将 CSRC 位 (TXSTA2<7>) 置 1 可以进入同步主控模式。在此模式下,数据以半双工方式发送 (即发送和接收不能同时进行)。发送数据时禁止接收,反之亦然。将 SYNC 位 (TXSTA2<4>) 置 1 可以进入同步模式。此外,应将使能位 SPEN (RCSTA2<7>) 置 1,分别把TX2和RX2引脚配置为CK2(时钟)和DT2(数据)线。

主控模式意味着处理器在CK2时钟线上发送主控时钟信号。

18.4.1 AUSART 同步主控发送


图 18-1 给出了 AUSART 发送器框图。发送器的核心是发送(串行)移位寄存器(TSR)。移位寄存器从读 / 写发送缓冲寄存器 TXREG2 中获取数据。 TXREG2 寄存器中的数据由软件写入。在前一次装入数据的最后一位发送完成后,才向 TSR 寄存器装入新数据。一旦最后一位发送完成,就会将 TXREG2 寄存器的新数据(如果有)装入 TSR。

一旦 TXREG2 寄存器向 TSR 寄存器传输了数据(在 1 个 TCYCLE 内发生),TXREG2 就为空,同时 TX2IF 标志位 (PIR3<4>) 被置 1。可以通过将中断允许位 TX2IE (PIE3<4>) 置 1 或清零来允许或禁止该中断。 TX2IF 的设置不受允许位 TX2IE 状态的影响,且不能用软件清零。只有在新数据写入 TXREG2 寄存器时,TX2IF 才会复位。

标志位 TX2IF 表示的是 TXREG2 寄存器的状态,而另一个标志位 TRMT(TXSTA2<1>)则表示 TSR 寄存器的状态。TRMT 位是一个只读位,当 TSR 为空时,TRMT被置 1。TRMT位与任何中断均无关联,因此要确定 TSR 寄存器是否为空,用户只能对此位进行查询。TSR 并未映射到数据存储器中,所以用户不能直接访问它。

设置同步主控发送操作的步骤如下:

- 1. 对 SPBRG2 寄存器进行初始化,设置合适的波特率。
- 2. 通过将 SYNC、SPEN 和 CSRC 位置 1, 使能同步主控串口。
- 3. 如果需要中断,将允许位 TX2IE 置 1。
- 4. 如果需要 9 位发送,将 TX9 位置 1。
- 5. 将 TXEN 位置 1, 使能发送。
- 6. 如果选择了9位发送,将第9位装入TX9D位。
- 7. 将数据装入 TXREG2 寄存器, 启动发送。
- 8. 如果使用中断,应确保 INTCON 寄存器中的 GIE 和 PEIE 位 (INTCON<7:6>) 已置 1。






表 18-6: 与同步主控发送相关的寄存器

-pc . o o.	7172	上上へて	17 CH 2 PQ 13 F	11-1					
名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	复位值 所在页
INTCON	GIE/GIEH	PEIE/GIEL	TMR0IE	INT0IE	RBIE	TMR0IF	INT0IF	RBIF	51
PIR3	_	LCDIF	RC2IF	TX2IF	_	CCP2IP	CCP1IP	_	54
PIE3	_	LCDIE	RC2IE	TX2IE	_	CCP2IF	CCP1IF	_	54
IPR3	_	LCDIP	RC2IP	TX2IP	_	CCP2IE	CCP1IE	_	54
RCSTA2	SPEN	RX9	SREN	CREN	ADDEN	FERR	OERR	RX9D	56
TXREG2	AUSART 发	 送寄存器							56
TXSTA2	CSRC	TX9	TXEN	SYNC	_	BRGH	TRMT	TX9D	56
SPBRG2	AUSART &	皮特率发生器	寄存器						56
LATG	U2OD	U10D	_	LATG4	LATG3	LATG2	LATG1	LATG0	54

图注: — = 未用,读为 0。同步主控发送不使用阴影单元。

© 2007 Microchip Technology Inc. 超前信息 DS39770A_CN 第 259 页

18.4.2 AUSART 同步主控接收

一旦选择了同步模式,只要将单字节接收使能位 SREN (RCSTA2<5>) 或连续接收使能位 CREN (RCSTA2<4>) 置 1,即可使能接收。在时钟的下降沿采样 RX2 引脚上的数据。

如果使能位 SREN 置 1,则只接收单个字。如果将使能 位 CREN 置 1,则会连续接收数据,直到将 CREN 位清零。如果两个位均被置 1,则 CREN 优先。

设置同步主控接收操作的步骤如下:

- 1. 对 SPBRG2 寄存器进行初始化,设置合适的波特率。
- 2. 通过将 SYNC、SPEN 和 CSRC 位置 1, 使能同步主控串口。
- 3. 确保将 CREN 和 SREN 位清零。

- 4. 如果需要中断,将允许位 RC2IE 置 1。
- 5. 如果需要接收 9 位数据,将 RX9 位置 1。
- 6. 如果需要单字节接收,将 SREN 位置 1。如果需要连续接收,将 CREN 位置 1。
- 7. 当接收完成时中断标志位 RC2IF 将置 1,此时如果中断允许位 RC2IE 已置 1,则还将产生一个中断。
- 8. 读 RCSTA2 寄存器获取第 9 位数据 (如果已使能),并判断在接收过程中是否发生了错误。
- 9. 读 RCREG2 寄存器来读取接收到的 8 位数据。
- 10. 如果发生错误,将 CREN 位清零以清除错误。
- 11. 如果使用中断, 应确保 INTCON 寄存器中的 GIE 和 PEIE 位 (INTCON<7:6>) 已置 1。




表 18-7: 与同步主控接收相关的寄存器

名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	复位值 所在页
INTCON	GIE/GIEH	PEIE/GIEL	TMR0IE	INT0IE	RBIE	TMR0IF	INT0IF	RBIF	51
PIR3	_	LCDIF	RC2IF	TX2IF	_	CCP2IP	CCP1IP	_	54
PIE3	_	LCDIE	RC2IE	TX2IE	_	CCP2IF	CCP1IF	_	54
IPR3	_	LCDIP	RC2IP	TX2IP	_	CCP2IE	CCP1IE		54
RCSTA2	SPEN	RX9	SREN	CREN	ADDEN	FERR	OERR	RX9D	56
RCREG2	AUSART 接收寄存器							56	
TXSTA2	CSRC	TX9	TXEN	SYNC		BRGH	TRMT	TX9D	56
SPBRG2	SPBRG2 AUSART 波特率发生器寄存器								

图注: — = 未用, 读为 0。同步主控接收不使用阴影单元。

18.5 AUSART 同步从动模式

将 CSRC (TXSTA2<7>) 清零可进入同步从动模式。 此模式与同步主控模式的区别在于移位时钟由CK2引脚 上的外部时钟提供(主控模式中由内部时钟提供)。这 使得器件能在任何低功耗模式下发送或接收数据。

18.5.1 AUSART 同步从动发送

除了休眠模式以外,同步主控模式和从动模式的工作方式是相同的。

如果向 TXREG2 写 2 个字,然后执行 SLEEP 指令,则 会发生以下事件:

- a) 第一个字立即传送到 TSR 寄存器进行发送。
- b) 第二个字仍保留在 TXREG2 寄存器中。
- c) 不会将标志位 TX2IF 置 1。
- d) 当第一个字移出 TSR 后, TXREG2 寄存器将把 第二个字传送给TSR,同时将标志位TX2IF置1。
- e) 如果中断允许位 TX2IE 置 1,中断将把器件从休 眠状态唤醒。如果允许了全局中断,程序则会跳 转到中断向量处执行。

设置同步从动发送的步骤如下:

- 1. 通过将 SYNC 和 SPEN 位置 1 并将 CSRC 位清 零,使能同步从动串口。
- 2. 将 CREN 和 SREN 位清零。
- 3. 如果需要中断,将允许位 TX2IE 置 1。
- 4. 如果需要 9 位发送,将 TX9 位置 1。
- 5. 将使能位 TXEN 置 1 以使能发送。
- 6. 如果选择了9位发送,将第9位装入TX9D位。
- 7. 将数据装入 TXREG2 寄存器, 启动发送。
- 8. 如果使用中断,应确保 INTCON 寄存器中的 GIE 和 PEIE 位 (INTCON<7:6>) 已置 1。

表 18-8: 与同步从动发送相关的寄存器

名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	复位值 所在页
INTCON	GIE/GIEH	PEIE/GIEL	TMR0IE	INT0IE	RBIE	TMR0IF	INT0IF	RBIF	51
PIR3	_	LCDIF	RC2IF	TX2IF	_	CCP2IP	CCP1IP	_	54
PIE3	_	LCDIE	RC2IE	TX2IE	_	CCP2IF	CCP1IF	_	54
IPR3	_	LCDIP	RC2IP	TX2IP	_	CCP2IE	CCP1IE	_	54
RCSTA2	SPEN	RX9	SREN	CREN	ADDEN	FERR	OERR	RX9D	56
TXREG2	AUSART 发	 送寄存器							56
TXSTA2	CSRC	TX9	TXEN	SYNC	_	BRGH	TRMT	TX9D	56
SPBRG2	AUSART &	皮特率发生器	寄存器						56
LATG	U2OD	U10D		LATG4	LATG3	LATG2	LATG1	LATG0	54

图注: — = 未用, 读为 0。同步从动发送不使用阴影单元。

18.5.2 AUSART 同步从动接收

除了休眠模式、空闲模式以及在从动模式下忽略 SREN 位以外,同步主控和从动模式的工作方式完全相同。

如果在进入休眠或空闲模式前将 CREN 位置 1 使能接收,那么在低功耗模式下可以接收到一个数据字。接收到该字后,RSR 寄存器将把数据发送到 RCREG2 寄存器。如果中断允许位 RC2IE 已置 1,产生的中断将把芯片从低功耗模式唤醒。如果允许了全局中断,程序则会跳转到中断向量处执行。

设置同步从动接收操作的步骤如下:

- 1. 通过将 SYNC 和 SPEN 位置 1 并将 CSRC 位清 零,使能同步从动串口。
- 2. 如果需要中断,将允许位 RC2IE 置 1。
- 3. 如果需要接收 9 位数据,将 RX9 位置 1。
- 4. 将使能位 CREN 置 1 以使能接收。
- 5. 当接收完成时 RC2IF 位将被置 1。如果中断允许 位 RC2IE 置 1,还将产生一个中断。
- 6. 读 RCSTA2 寄存器获取第 9 位数据 (如果已使能),并判断在接收过程中是否发生了错误。
- 7. 读 RCREG2 寄存器来读取接收到的 8 位数据。
- 8. 如果发生错误,将 CREN 位清零以清除错误。
- 9. 如果使用中断,应确保 INTCON 寄存器中的 GIE 和 PEIE 位 (INTCON<7:6>) 已置 1。

表 18-9: 与同步从动接收相关的寄存器

名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	复位值 所在页
INTCON	GIE/GIEH	PEIE/GIEL	TMR0IE	INT0IE	RBIE	TMR0IF	INT0IF	RBIF	51
PIR3	_	LCDIF	RC2IF	TX2IF	_	CCP2IP	CCP1IP	_	54
PIE3	_	LCDIE	RC2IE	TX2IE	_	CCP2IF	CCP1IF	_	54
IPR3	_	LCDIP	RC2IP	TX2IP	_	CCP2IE	CCP1IE		54
RCSTA2	SPEN	RX9	SREN	CREN	ADDEN	FERR	OERR	RX9D	56
RCREG2	AUSART 5	接收寄存器							56
TXSTA2	CSRC	TX9	TXEN	SYNC	_	BRGH	TRMT	TX9D	56
SPBRG2	AUSART &	皮特率发生器	寄存器		•	•	•		56

图注: — = 未用,读为0。同步从动接收不使用阴影单元。

19.0 10 位模数转换器 (A/D) 模块

所有PIC18F85J90系列器件的模数 (Analog-to-Digital, A/D) 转换器模块有 12 路输入。此模块能将一个模拟输入信号转换成相应的 10 位数字信号。

此模块有五个寄存器:

- A/D 转换结果高位寄存器 (ADRESH)
- A/D 转换结果低位寄存器 (ADRESL)
- A/D 转换控制寄存器 0 (ADCON0)
- A/D 转换控制寄存器 1 (ADCON1)
- A/D 转换控制寄存器 2 (ADCON2)

ADCON0 寄存器(如寄存器 19-1 所示)控制 A/D 模块的工作。ADCON1 寄存器(如寄存器 19-2 所示)配置端口引脚功能。ADCON2 寄存器(如寄存器 19-3 所示)配置 A/D 时钟源、可编程采集时间和输出结果的对齐方式。

寄存器 19-1: ADCON0: A/D 控制寄存器 0

R/W-0	U-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
ADCAL	_	CHS3	CHS2	CHS1	CHS0	GO/DONE	ADON
bit 7							bit 0

图注:			
R = 可读位	W = 可写位	U = 未用位,读为 0	
-n = POR 值	1 = 置 1	0 = 清零	x = 未知

bit 7 ADCAL: A/D 校准位

1 = 在下次 A/D 转换时执行校准

0 =正常 A/D 转换器操作(不执行校准)

bit 6 未用: 读为 0

bit 5-2 CHS3:CHS0: 模拟通道选择位

0000 =通道 00 (ANO)

0001 =通道 **01** (**AN1**)

0010 **=**通道 **02**(**AN2**)

0011 **=**通道 **03** (**AN3**)

0100 =通道 **04** (**AN4**)

0101 =通道 **05** (AN**5**)

0110 **=**通道 **06** (**AN6**)

0111 =通道 07 (AN7)

1000 **=**通道 **08** (**AN8**)

1001 **=**通道 **09**(**AN9**)

1010 =通道 10 (AN10) 1011 =通道 11 (AN11)

11xx =未使用

bit 1 GO/DONE: A/D 转换状态位

当 ADON = 1 时:

1 = A/D 转换正在进行

0 = A/D 空闲

bit 0 ADON: A/D 模块使能位

1 = 使能 A/D 转换器模块

0 = 禁止 A/D 转换器模块

寄存器 19-2: ADCON1: A/D 控制寄存器 1

U-0	U-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
_	_	VCFG1	VCFG0	PCFG3	PCFG2	PCFG1	PCFG0
bit 7							bit 0

图注:

R =可读位 U =未用位,读为 0

-n = POR 值 1 = 置 1 0 = 清零 x = 未知

bit 7-6 **未用:** 读为 0

bit 5 VCFG1: 参考电压配置位(VREF-电压源)

1 = VREF- (AN2)

0 = AVss

bit 4 VCFG0: 参考电压配置位(VREF+电压源)

1 = VREF+ (AN3)

0 = AVDD

bit 3-0 PCFG3:PCFG0: A/D 端口配置控制位:

PCFG3: PCFG0	AN11	AN10	AN9	AN8	AN7	AN6	AN5	AN4	AN3	AN2	AN1	AN0
0000	Α	Α	Α	Α	Α	Α	Α	Α	Α	Α	Α	Α
0001	Α	Α	Α	Α	Α	Α	Α	Α	Α	Α	Α	Α
0010	Α	Α	Α	Α	Α	Α	Α	Α	Α	Α	Α	Α
0011	Α	Α	Α	Α	Α	Α	Α	Α	Α	Α	Α	Α
0100	D	Α	Α	Α	Α	Α	Α	Α	Α	Α	Α	Α
0101	D	D	Α	Α	Α	Α	Α	Α	Α	Α	Α	Α
0110	D	D	D	Α	Α	Α	Α	Α	Α	Α	Α	Α
0111	D	D	D	D	Α	Α	Α	Α	Α	Α	Α	Α
1000	D	D	D	D	D	Α	Α	Α	Α	Α	Α	Α
1001	D	D	D	D	D	D	Α	Α	Α	Α	Α	Α
1010	D	D	D	D	D	D	D	Α	Α	Α	Α	Α
1011	D	D	D	D	D	D	D	D	Α	Α	Α	Α
1100	D	D	D	D	D	D	D	D	D	Α	Α	Α
1101	D	D	D	D	D	D	D	D	D	D	Α	Α
1110	D	D	D	D	D	D	D	D	D	D	D	Α
1111	D	D	D	D	D	D	D	D	D	D	D	D

A = 模拟输入

D = 数字 I/O

寄存器 19-3: ADCON2: A/D 控制寄存器 2

R/W-0	U-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
ADFM	_	ACQT2	ACQT1	ACQT0	ADCS2	ADCS1	ADCS0
bit 7							bit 0

图注: R = 可读位
 W = 可写位
 U = 未用位, 读为 0

 -n = POR 值
 1 = 置 1
 0 = 清零
 x = 未知

bit 7 **ADFM:** A/D 结果格式选择位

1 = 右对齐

0 = 左对齐

bit 6 **未用:** 读为 0

bit 5-3 ACQT2:ACQT0: A/D 采集时间选择位

111 **= 20** 个 TAD

110 **= 16** 个 TAD

101 **= 12** 个 TAD

100 = 8 个 TAD

011 = 6 个 TAD

010 = 4 个 TAD

001 = 2 ↑ TAD

 $000 = 0 \uparrow TAD^{(1)}$

bit 2-0 ADCS2:ADCS0: A/D 转换时钟选择位

111 = FRC (时钟来自 A/D 模块 RC 振荡器) (1)

110 = Fosc/64

101 = Fosc/16

100 = Fosc/4

011 = FRC (时钟来自 A/D 模块 RC 振荡器) (1)

010 = Fosc/32

001 = Fosc/8

000 = Fosc/2

注 1: 如果选择了 FRC 时钟源,在 A/D 时钟启动之前会加上一个 Tcy (指令周期)的延时。这可以保证在开始转换之前执行 SLEEP 指令。

可通过软件选择将器件的正负电源电压(AVDD 和AVSS)或 RA3/AN3/VREF+ 和 RA2/AN2/VREF- 引脚上的电压作为 A/D 转换的模拟参考电压。


A/D 转换器具有可在休眠状态下工作的特性。要使 A/D 转换器在休眠状态下工作,其时钟必须来自于 A/D 内部的 RC 振荡器。

采样保持电路的输出是转换器的输入,A/D 转换器采用逐次逼近法得到转换结果。

与 A/D 转换器相关的每个端口引脚都可以被配置为模拟输入或数字 I/O。 ADRESH 和 ADRESL 寄存器保存 A/D 转换的结果。当A/D转换完成时,结果被装入ADRESH:ADRESL 寄存器,GO/DONE 位(ADCON0<1>)被清零且 A/D 中断标志位 ADIF 被置 1。

器件复位将强制所有寄存器进入复位状态。这将迫使 A/D 模块关闭并中止正在进行的转换。上电复位时,ADRESH:ADRESL 寄存器对的值保持不变。上电复位后,这些寄存器的值不确定。

图 19-1 给出了 A/D 模块的框图。



按要求配置好 A/D 模块后,在开始转换之前必须采样选定的通道。模拟输入通道的相应 TRIS 位必须设置为输入。采集时间的确定,请参见**第 19.1 节 "A/D 采集要求"**。在采样完成之后,即可启动 A/D 转换。采集时间可以被编程置于 GO/DONE 位置 1 和启动转换之间。


在执行 A/D 转换时应该遵循以下步骤:

- 1. 配置 A/D 模块:
 - 配置模拟引脚、参考电压和数字 I/O (通过 ADCON1 寄存器)
 - 选择 A/D 输入通道 (通过 ADCON0 寄存器)
 - 选择 A/D 采集时间 (通过 ADCON2 寄存器)
 - 选择 A/D 转换时钟 (通过 ADCON2 寄存器)
 - 使能 A/D 模块 (通过 ADCON0 寄存器)
- 2. 需要时,配置 A/D 中断:
 - ADIF 位清零
 - ADIE 位置 1
 - GIE 位置 1

- 3. 需要时,等待所需的采样时间。
- 4. 启动转换:
 - 将 GO/DONE 位 (ADCON0<1>) 置 1
- 5. 等待 A/D 转换完成,可通过以下两种方法之一来 判断转换是否完成:
 - 查询 GO/DONE 位是否被清零

或

- 等待 A/D 中断
- 6. 读取 A/D 结果寄存器 (ADRESH:ADRESL),需要时将 ADIF 位清零。
- 7. 如需再次进行 A/D 转换,返回步骤 1 或步骤 2。 每位的 A/D 转换时间定义为 TAD。在下一次采样 开始前需要等待至少 2 TAD 的时间。



19.1 A/D 采集要求

为了使 A/D 转换器达到规定的精度,必须使充电保持电容(CHOLD)充满至输入通道的电压电平。模拟输入模型见图 19-2。电源阻抗(RS)和内部采样开关阻抗(RSS)直接影响给电容 CHOLD 充电所需要的时间。采样开关阻抗(RSS)值随器件电压(VDD)变化而改变。电源阻抗影响模拟输入的失调电压(由于引脚泄漏电流的原因)。模拟信号源的最大阻抗推荐值为 2.5 kΩ。选择(改变)模拟输入通道后,必须对通道进行采样才能启动转换,采集时间必须大于最小采集时间。

注: 当开始转换时,将保持电容与输入引脚断

可以使用公式 19-1 来计算最小采集时间。该公式假设 误差为 1/2 LSb(A/D 转换需要 1024 步)。1/2 LSb 误 差是 A/D 达到规定分辨率所允许的最大误差。

公式 19-3 显示了所需的最小采集时间 TACQ 的计算过程。计算结果基于以下假设:

CHOLD = 25 pF Rs = $2.5 \text{ k}\Omega$ 转换误差 ≤ 1/2 LSb

VDD = $3V \rightarrow Rss = 2 k\Omega$ 温度 = 85°C (系统最大值)

公式 19-1: 采集时间

TACQ = 放大器稳定时间+保持电容充电时间+温度系数

= TAMP + TC + TCOFF

公式 19-2: A/D 最小充电时间

VHOLD = $(V_{REF} - (V_{REF}/2048)) \cdot (1 - e^{(-T_C/C_{HOLD}(R_{IC} + R_{SS} + R_S))})$

或

TC = -(CHOLD)(RIC + RSS + RS) ln(1/2048)

公式 19-3: 计算所需要的最小采集时间

TACQ = TAMP + TC + TCOFF

Tamp = $0.2 \,\mu s$

 $T_{COFF} \quad = \quad (T_{emp} - 25^{\circ}C)(0.02~\mu s/^{\circ}C)$

 $(85^{\circ}\text{C} - 25^{\circ}\text{C})(0.02 \,\mu\text{s}/^{\circ}\text{C})$

 $= 1.2 \, \mu s$

只有在温度 > 25°C 时才需要温度系数。当温度低于 25°C 时, $T_{COFF} = 0 \text{ ms}$ 。

TC = $-(CHOLD)(RIC + RSS + RS) ln(1/2048) \mu s$

= $-(25 \text{ pF}) (1 \text{ k}\Omega + 2 \text{ k}\Omega + 2.5 \text{ k}\Omega) \ln(0.0004883) \text{ µs}$

 $= 1.05 \, \mu s$

TACQ = $0.2 \mu s + 1 \mu s + 1.2 \mu s$

= 2.4 μs

19.2 选择和配置自动采集时间

用户可以利用 ADCON2 寄存器选择采集时间,该采集时间发生在每次 GO/DONE 位置 1 之后。

当 GO/DONE 位被置 1 时,采样停止并开始转换。用户必须确保在选择输入通道和将 GO/DONE 位置 1 之间已插入了所需的采集时间。这发生在 ACQT2:ACQT0 位(ADCON2<5:3>)保持在其"复位"状态(000)的情况下,与不提供可编程采集时间的器件相兼容。

如果需要,可设置 ACQT 位以便为 A/D 模块选择可编程 采集时间。当 GO/DONE 位被置 1 时,A/D 模块会继续 在选定采集时间内采样输入通道,然后自动开始一次转 换。由于采集时间是可编程的,因此没有必要在选择通 道和将 GO/DONE 位置 1 之间等待一个采集时间。

在这两种情况下,当转换完成时,GO/DONE 位均被清零,ADIF 标志位均被置 1 并且 A/D 开始再次对当前选择的通道进行采样。如果采集时间已经被编程,那么将不会有任何指示位显示采集时间是否结束,或转换是否开始。

19.3 选择 A/D 转换时钟

每位的 A/D 转换时间定义为 TAD。每完成一次 10 位 A/D 转换需要 11 个 TAD。可用软件选择 A/D 转换的时钟源。

TAD 可有以下 7 种选择:

- 2 Tosc
- 4 Tosc
- 8 Tosc
- 16 Tosc
- 32 Tosc
- 64 Tosc
- 内部 RC 振荡器

为了实现正确的 A/D 转换, A/D 转换时钟 (TAD) 必须 尽可能得小,但它必须大于最小 TAD (更多信息,请参 见表 25-24 中的参数 130)。

表 19-1 显示了器件在不同的工作频率下和选择不同的 A/D 时钟源时得到的 TAD。

表 19-1: 不同器件工作频率下的 TAD

A/D 时钟》	A/D 时钟源(TAD)					
工作状态	ADCS2:ADCS0	最高器件频率				
2 Tosc	000	2.86 MHz				
4 Tosc	100	5.71 MHz				
8 Tosc	001	11.43 MHz				
16 Tosc	101	22.86 MHz				
32 Tosc	010	40.0 MHz				
64 Tosc	110	40.0 MHz				
RC ⁽²⁾	x11	1.00 MHz ⁽¹⁾				

- **注 1:** RC 源的典型 TAD 时间为 4 μs。
 - 2: 当器件工作频率高于 1 MHz 时,整个转换过程必须在休眠模式下进行,否则 A/D 转换精度可能超出规范允许的范围。

19.4 配置模拟端口引脚

ADCON1、TRISA、TRISF 和 TRISH 寄存器控制 A/D 端口引脚的操作。如果希望端口引脚为模拟输入,则必须将相应的 TRIS 位置 1 (输入)。如果将 TRIS 位清零(输出),则数字输出电平(VOH或 VOL)将被转换。

A/D 转换与 CHS3:CHS0 位及 TRIS 位的状态无关。

- 注 1: 读取端口寄存器时,所有配置为模拟输入通道的引脚均读为 0 (低电平)。配置为数字输入的引脚将按模拟输入进行转换。配置为数字输入引脚上的模拟输入电平将被精确转换。
 - **2:** 定义为数字输入引脚上的模拟电平可能会导致数字输入缓冲器消耗的电流超出器件规范。

© 2007 Microchip Technology Inc. 超前信息 DS39770A_CN 第 269 页

19.5 A/D 转换

图 19-3 显示了在 GO/DONE 位置 1 且 ACQT2:ACQT0 位被清零后 A/D 转换器的工作状态。转换在下一条指令执行之后开始,以允许器件在转换开始之前进入休眠模式。

图 19-4 显示了在 GO/DONE 位置 1, ACQT2:ACQT0 位被设置为 010, 且在转换开始之前选择 4 TAD 采集时间后 A/D 转换器的工作状态。

在转换期间将 GO/DONE 位清零将中止当前的 A/D 转换。不会用尚未完成的 A/D 转换结果更新 A/D 结果寄存器对。这意味着 ADRESH:ADRESL 寄存器仍将保持上一次转换的结果(或上一次写入 ADRESH:ADRESL 寄存器的值)。

在 A/D 转换完成或停止以后,需要等待 2 个 TAD 才能开始下一次采集。等待时间一到,将自动开始对所选通道进行采集。

注: 不应在启动 **A/D** 模块的指令中将 **GO/DONE** 位置 **1**。

19.6 CCP2 触发器的使用

CCP2 模块的"特殊事件触发信号"可以启动 A/D 转换。这需要将 CCP2M3:CCP2M0位(CCP2CON<3:0>)设置为 1011,且使能 A/D 模块(ADON 位置 1)。发生触发事件时,GO/DONE 位被置 1,启动 A/D 采集和转换并将 Timer1(或 Timer3)计数器复位为 0。复位 Timer1(或 Timer3)可自动重复 A/D 采集周期,最大限度地降低了软件开销(将 ADRESH:ADRESL 内容移到指定单元)。特殊事件触发信号将 GO/DONE 位置 1(启动转换)之前,用户必须选择正确的模拟输入通道和最小采集时间,或选择合适的 TACQ 时间。

如果未使能 A/D 模块(ADON 清零),则特殊事件触发信号将被 A/D 模块忽略,但它仍会将 Timer1(或 Timer3)计数器复位。

图 19-3: A/D 转换 TAD 周期(ACQT2:ACQT0 = 000, TACQ = 0)





图 19-4: A/D 转换 TAD 周期(ACQT2:ACQT0 = 010, TACQ = 4 TAD)



19.7 A/D 转换器校准

PIC18F85J90系列器件中的A/D转换器包括自校准功能,能补偿模块产生的任何偏移。校准过程是通过将 ADCAL位(ADCON0<7>)置 1 而自动启动的。 GO/DONE 位下次置 1 时,模块将执行"假"转换(即不读输入通道),将结果在内部存储起来,补偿偏移。这样就补偿了后续偏移。

校准过程假定器件处于相对稳定的运行条件下。如果使用了 A/D 校准功能,应在每次器件复位后或运行条件有重大变化时执行校准操作。

19.8 在功耗管理模式下的操作

在功耗管理模式中,自动采集时间和 A/D 转换时钟的选择一定程度上可由时钟源和频率决定。

如果希望器件处于功耗管理模式时进行 A/D 采集转换,就应该根据该模式下使用的时钟对 ADCON2 中的 ACQT2:ACQT0 和 ADCS2:ADCS0 位进行更新。在进入功耗管理模式之后(两种功耗管理运行模式之一),就可以开始 A/D 采集或转换。采集或转换开始以后,器件应继续使用相同的功耗管理模式时钟源直到转换完成。如果需要,在转换期间也可以将器件置于相应的功耗管理空闲模式。

如果功耗管理模式的时钟频率小于 1 MHz, 就应该选择 A/D RC 时钟源。

在休眠模式下工作需要选择 A/D RC 时钟。如果将ACQT2:ACQT0 设置为 000 并启动 A/D 转换,转换将延时一个指令周期以允许执行SLEEP指令并进入休眠模式。OSCCON 寄存器中的 IDLEN 和 SCS 位必须在转换开始之前被清零。

表 19-2: A/D 寄存器汇总

1X 13-2:	700 20	日またら							
名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	复位值 所在页
INTCON	GIE/GIEH	PEIE/GIEL	TMR0IE	INT0IE	RBIE	TMR0IF	INT0IF	RBIF	51
PIR1	_	ADIF	RC1IF	TX1IF	SSPIF	_	TMR2IF	TMR1IF	54
PIE1	_	ADIE	RC1IE	TX1IE	SSPIE	_	TMR2IE	TMR1IE	54
IPR1	_	ADIP	RC1IP	TX1IP	SSPIP	_	TMR2IP	TMR1IP	54
PIR3	_	LCDIF	RC2IF	TX2IF	_	CCP2IP	CCP1IP	-	54
PIE3	_	LCDIE	RC2IE	TX2IE	_	CCP2IF	CCP1IF	-	54
IPR3	_	LCDIP	RC2IP	TX2IP	_	CCP2IE	CCP1IE	_	54
ADRESH	A/D 结果寄	存器的高字	节						53
ADRESL	A/D 结果寄	存器的低字	节						53
ADCON0	ADCAL	_	CHS3	CHS3	CHS1	CHS0	GO/DONE	ADON	53
ADCON1	_	_	VCFG1	VCFG0	PCFG3	PCFG2	PCFG1	PCFG0	53
ADCON2	ADFM	_	ACQT2	ACQT1	ACQT0	ADCS2	ADCS1	ADCS0	53
CCP2CON	_	_	DC2B1	DC2B0	CCP2M3	CCP2M2	CCP2M1	CCP2M0	55
PORTA	RA7 ⁽¹⁾	RA6 ⁽¹⁾	RA5	RA4	RA3	RA2	RA1	RA0	55
TRISA	TRISA7 ⁽¹⁾	TRISA6 ⁽¹⁾	TRISA5	TRISA4	TRISA3	TRISA2	TRISA1	TRISA0	54
PORTF	RF7	RF6	RF5	RF4	RF3	RF2	RF1	_	54
TRISF	TRISF5	TRISF4	TRISF5	TRISF4	TRISF3	TRISF2	TRISF1		54

图注: -= 未用,读为 0。A/D 转换不使用阴影单元。

注 1: 仅当内部振荡器被选作默认时钟源(FOSC2配置位 = 0)时,RA6/RA7及其相关的锁存和方向位才能被配置为端口引脚,否则,这些位将被禁止且读为 0。

© 2007 Microchip Technology Inc. 超前信息 DS39770A_CN 第 271 页

注:

20.0 比较器模块

模拟比较器模块包含两个比较器,可以用多种方式对它们进行配置。该比较器的输入可以是与 RF1 到 RF6 引脚复用的模拟输入,也可以为片上参考电压(见**第 21.0 节 "比较器参考电压模块"**)。数字输出(正常或翻转的)可从引脚电平读取,也可通过控制寄存器读取。

CMCON 寄存器 (寄存器 20-1) 选择比较器的输入和输出配置。图 20-1 给出了各种比较器配置的框图。

寄存器 20-1: CMCON: 比较器模块控制寄存器

R-0	R-0	R/W-0	R/W-0	R/W-0	R/W-1	R/W-1	R/W-1
C2OUT	C1OUT	C2INV	C1INV	CIS	CM2	CM1	CM0
bit 7							bit 0

图注:			
R = 可读位	W = 可写位	U = 未用位,读为 0	
-n = POR 值	1 = 置 1	0 = 清零	x = 未知

bit 7 **C2OUT**: 比较器 2 输出位

当 C2INV = 0 时:

1 = C2 VIN+ > C2 VIN-

0 = C2 VIN+ < C2 VIN-

当 C2INV = 1 时:

1 = C2 VIN+ < C2 VIN-

0 = C2 VIN+ > C2 VIN-

当 C1INV = 0 时:

1 = C1 VIN+ > C1 VIN-

0 = C1 VIN+ < C1 VIN-

当 C1INV = 1 时:

1 = C1 VIN+ < C1 VIN-

0 = C1 VIN+ > C1 VIN-

bit 5 **C2INV**: 比较器 2 输出翻转位

1 = C2 输出翻转

0 = C2 输出不翻转

bit 4 C1INV: 比较器 1 输出翻转位

1 = C1 输出翻转

0 = C1 输出不翻转

bit 3 CIS: 比较器输入切换位

<u>当 CM2:CM0 = 110 时:</u>

1 = C1 VIN- 连接到 RF5/AN10/CVREF

C2 VIN-连接到 RF3/AN8

0 = C1 VIN-连接到 RF6/AN11

C2 VIN-连接到 RF4/AN9

bit 2-0 CM2:CM0: 比较器模式位

图 20-1 给出了比较器的几种模式以及相应 CM2:CM0 位的设置。

20.1 比较器配置

图 20-1 给出了比较器的 8 种工作模式。 CMCON 寄存器的 CM2:CM0 位用于选择模式。 TRISF 寄存器控制每种模式下比较器引脚的数据方向。如果改变比较器模

式,由于存在特定的模式改变延时(如**第 25.0 节 "电气特性"**所示),比较器的输出电平可能会在此延时期间无效。

注: 改变比较器模式期间应禁止比较器中断; 否则会产生错误的中断。

图 20-1: 比较器 I/O 工作模式 禁止比较器输出 比较器关闭(POR 默认值) CM2:CM0 = 000 $CM2 \cdot CM0 = 111$ VIN-RF6/AN11/ D SEG24 RF6/AN11/ A VIN-SEĞ24 关(读为 0) 关(读为 0) C1 C1 VIN+ D VIN+ RF5/AN10/ _A RF5/AN10/ CVREF/SEG23 CVREF/SEG23 RF4/AN9/ A RF4/AN9/ D VIN-VIN-SEG22 SEG22 关(读为 0) · 关(读为 0) C2 C2 VIN+ _D VIN+ RF3/AN8/ RF3/AN8/ SFG21 SFG21 两个独立的比较器 两个带输出的独立比较器 CM2:CM0 = 010 CM2:CM0 = 011 RF6/AN11/ A VIN-RF6/AN11/ _A VIN-SEG24 SEG24 C10UT - C1OUT C1 C1 VIN+ RF5/AN10/ A RF5/AN10/ A VIN+ CVREF/SEG23 CVREF/SEG23 RF2/AN7/C1OUT*/SEG20 RF4/AN9/ A VIN-SEG22 RF4/AN9/ SEG22 VIN-C2OUT C2 VIN+ RF3/AN8/ SEG21 C2OUT C2 VIN+ RF1/AN6/C2OUT*/SEG19 两个具有公共参考端的比较器 两个具有公共参考端且带输出的比较器 CM2:CM0 = 100 CM2:CM0 = 101 RF6/AN11/ _A VIN-VIN-C1 C10UT C1 C10UT VIN+ VIN+ RF5/AN10/ A RF5/AN10/ CVREF/SEG23 CVREF/SEG23 RF2/AN7/C1OUT*/ SEG20 RF4/AN9/ A SEG22 VIN-RF4/AN9/ Α VIN-C2 C2OUT RF3/AN8/ D VIN+ SEG22 RF3/AN8/ SEG21 C2 C2OUT SEG21 D RF1/AN6/C2OUT*/SEG19 两个比较器复用四路输入 一个带输出的独立比较器 CM2:CM0 = 001 CM2:CM0 = 110 <u>RF6/AN11/ A</u> o RF6/AN11/ A SEG24 VIN-**CIS** = 0 VIN-C₁ C10UT Α CIS = 1 RF5/AN10/ VIN+ RF5/AN10/ A -0 C1 C10UT CVREF/SEG23 CVREF/SEG23 RF4/AN9/ A o RF2/AN7/C1OUT*/SEG20 CIS = 0 VIN-<u>A</u> CIS = 1 RF3/AN8/ SEG21 -0 C2OUT VIN+ RF4/AN9/ D VIN-SEG22 C2 · 关(读为 0) RF3/AN8/ D CVREF 来自 VREF 模块 SEG21 D = 数字输入 CIS (CMCON<3>) 是比较器输入切换位 A = 模拟输入,端口始终读为 0 *将 TRISF<2:1>位置 1 会通过把引脚配置为输入引脚而禁止比较器输出。


20.2 比较器工作原理

图 20-2 显示了单个比较器,以及其模拟输入电平和数字输出之间的关系。当 Vin+ 上的模拟输入电平值小于 Vin- 上的模拟输入值时,比较器输出数字低电平。当 Vin+上的模拟输入电平值大于 Vin- 上的模拟输入值时,比较器输出数字高电平。图 20-2 中比较器输出的阴影部分表示因输入失调电压和响应时间所造成的输出不确定区域。

20.3 比较器参考电压

根据不同的比较器工作模式,可选择使用外部或内部参考电压。将 VIN-上的模拟信号与 VIN+上的信号作比较,并相应地调整比较器的数字输出 (图 20-2)。

图 20-2: 单个比较器



20.3.1 外部参考电压信号

当使用外部参考电压时,可将比较器模块中的两个比较器配置为使用同一个参考源或使用不同的参考源。但是,门限检测电路可能要求使用同一个参考源。参考信号幅值必须在 Vss 和 VDD 之间,并且可被施加到比较器的任一引脚上。

20.3.2 内部参考电压信号

比较器模块也可以选择使用内部比较器参考电压模块产生的参考电压。在**第 21.0 节 "比较器参考电压模块"**中详细介绍了该模块。

只有在两个比较器复用四路输入的模式(CM2:CM0=110)中才可使用内部参考电压。在该模式下,内部参考电压被施加到两个比较器的 VIN+ 引脚上。

20.4 比较器响应时间

响应时间是指从选定一个新的参考电压或输入源到比较器输出达到一个有效电平的最短时间。如果内部参考电压改变了,在使用比较器输出时,必须考虑内部参考电压的最大延时。否则,应使用比较器的最大延时(见**第 25.0 节"电气特性"**)。

20.5 比较器输出


通过 CMCON 寄存器可读取比较器输出。这些位是只读的。比较器输出也可以直接输出到 RF1 和 RF2 I/O 引脚。当被使能时, RF1 和 RF2 引脚输出路径上的多路开关会发生切换,并且每个引脚输出的信号与比较器输出信号是异步的。每个比较器输出的不确定区域的大小与规范中给出的输入失调电压和响应时间有关。图 20-3 给出了比较器的输出框图。

在该模式下,TRISF 仍作为 RF1 和 RF2 引脚的输出使能/禁止位。

使用 C2INV 和 C1INV 位 (CMCON<5:4>) 可改变比较器输出的极性。

- 注 1: 读端口寄存器时,所有配置为模拟输入的 引脚将读为 0。配置为数字输入的引脚将 根据施密特触发器输入规范,对模拟输入 进行相应转换。
 - **2:** 定义为数字输入引脚上的模拟电平可能会使输入缓冲器的电流消耗超过规定值。

© 2007 Microchip Technology Inc. 超前信息 DS39770A_CN 第 275 页



20.6 比较器中断

任一比较器的输出值发生变化,都会将该比较器的中断标志位置 1。需要用软件保存输出位的状态信息(从CMCON<7:6>读取),以确定实际发生的变化。CMIF位(PIR2<6>)是比较器中断标志位,且必须通过清零复位。由于可以向该寄存器写入 1,因此可以产生模拟中断。

必须将 CMIE 位 (PIE2<6>) 和 PEIE 位 (INTCON<6>) 置1以允许中断。此外,还必须将GIE位 (INTCON<7>) 置 1。如果这些位中的任何一个被清零,将无法允许中断,尽管中断条件发生时仍会将 CMIF 位置 1。

注: 当执行读操作时(Q2 周期开始),如果CMCON 寄存器(C1OUT 或 C2OUT)的值发生变化,那么 CMIF(PIR2<6>)中断标志位可能不会被置 1。

用户可用以下方式在中断服务程序中清除该中断:

- a) 任何对 CMCON 的读或写都将结束不匹配条件。
- b) 将标志位 CMIF 清零。

不匹配条件将继续把标志位 CMIF 置 1。读 CMCON 将 结束不匹配条件并允许将标志位 CMIF 清零。

20.7 休眠期间的比较器操作

当比较器处于激活状态而器件处于休眠模式时,比较器仍保持激活状态并可产生中断(如果中断被允许)。中断会把器件从休眠模式唤醒。每个处于工作状态中的比较器都会消耗额外的电流,如比较器规范中所示。若要将休眠模式下的功耗减到最低,可在进入休眠模式前关闭比较器(CM2:CM0 = 111)。如果器件从休眠状态唤醒,CMCON 寄存器的内容不受影响。

20.8 复位的影响

器件复位强制 CMCON 寄存器进入复位状态,从而使比较器模块进入关闭模式 (CM2:CM0 = 111)。但是,器件复位时输入引脚 (RF3 到 RF6)被默认配置为模拟输入。这些引脚的 I/O 配置由 PCFG3:PCFG0 位 (ADCON1<3:0>)的设置决定。因此,当复位时引脚呈现模拟输入状态,将使得器件电流降至最小。

20.9 模拟输入连接注意事项

模拟输入的简化电路如图 20-4 所示。由于模拟引脚被连接到数字输出端,它们与 VDD 和 Vss 之间连有反向偏置的二极管。因此,模拟输入必须在 Vss 和 VDD 之间。如果输入电压超出该范围 0.6V 以上,就可能发生

一个二极管正向偏置而使输入电压箝位。模拟信号源的最大阻抗推荐值为 $10~k\Omega$ 。任何连接到模拟输入引脚的外部元件(如电容或齐纳二极管),要保证其泄漏电流极小。

图 20-4: 比较器模拟输入模型




表 20-1: 与比较器模块相关的寄存器

名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	复位值所 在页
INTCON	GIE/GIEH	PEIE/GIEL	TMR0IE	INT0IE	RBIE	TMR0IF	INT0IF	RBIF	51
PIR2	OSCFIF	CMIF	_	_	BCLIF	LVDIF	TMR3IF	_	54
PIE2	OSCFIE	CMIE	_	_	BCLIE	LVDIE	TMR3IE	_	54
IPR2	OSCFIP	CMIP	_	_	BCLIP	LVDIP	TMR3IP	_	54
CMCON	C2OUT	C10UT	C2INV	C1INV	CIS	CM2	CM1	CM0	53
CVRCON	CVREN	CVROE	CVRR	CVRSS	CVR3	CVR2	CVR1	CVR0	53
PORTF	RF7	RF6	RF5	RF4	RF3	RF2	RF1	_	54
LATF	LATF7	LATF6	LATF5	LATF4	LATF3	LATF2	LATF1	_	54
TRISF	TRISF7	TRISF6	TRISF5	TRISF4	TRISF3	TRISF2	TRISF1	-	54

图注: — = 未用, 读为 0。比较器模块不使用阴影单元。

注:

21.0 比较器参考电压模块

比较器参考电压模块是一个 16 阶的梯形电阻网络,可提供多个参考电压供选择。虽然它的主要目的是为模拟比较器提供参考电压,但也可将它用于其他场合。

图 21-1 给出了此模块的框图。梯形电阻经过分段可提供两种范围的 CVREF 值,并且该网络还具有断电功能,可以在不使用参考电压的情况下节省功耗。器件的 VDD/ VSS 或外部参考电压都可以作为此模块的参考电源。

21.1 配置比较器参考电压

比较器参考电压模块是通过 CVRCON 寄存器(寄存器 21-1)来控制的。比较器参考电压模块提供两种范围的输出电压,每种范围都具有 16 个不同的电平。

CVRR 位(CVRCON<5>)选择输出电压的范围。这两种范围的主要区别在于其电压值之间的步长不同(其中一种范围可提供较高的分辨率),该步长由 CVREF 选择位(CVR3:CVR0)来决定。下面是计算比较器参考电压输出值的公式:

<u>如果 CVRR = 1:</u>

 $CVREF = ((CVR3:CVR0)/24) \times (CVRSRC)$

如果 CVRR = 0:

CVREF = (CVRSRC/4) + ((CVR3:CVR0)/32) x (CVRSRC)

比较器参考电压模块的电源可以来自 VDD 和 VSS,也可以来自与 RA2 和 RA3 复用的外部 VREF+ 和 VREF-。电压源由 CVRSS 位(CVRCON<4>)选择。

在更改 CVREF 输出值时,必须考虑比较器参考电压的稳定时间(见**第 25.0 节"电气特性"**中的表 **25-3**)。

寄存器 21-1: CVRCON: 比较器参考电压控制寄存器

R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
CVREN	CVROE ⁽¹⁾	CVRR	CVRSS	CVR3	CVR2	CVR1	CVR0
bit 7							bit 0

图	注	:
---	---	---

R = 可读位 W = 可写位 U = 未用位, 读为 0

-n = POR 值 1 = 置 1 0 = 清零 x = 未知

bit 7 CVREN: 比较器参考电压使能位

1 = CVREF 电路上电 0 = CVREF 电路断电

bit 6 CVROE: 比较器 VREF 输出使能位 (1)

1 = CVREF 电平也从 RF5/AN10/CVREF/SEG23 引脚输出 0 = CVREF 电压与 RF5/AN10/CVREF/SEG23 引脚断开

bit 5 CVRR: 比较器 VREF 范围选择位

1 = 0 到 0.667 CVRSRC, 步长为 CVRSRC/24 (低电平范围)

0 = 0.25 CVRSRC 到 0.75 CVRSRC, 步长为 CVRSRC/32 (高电平范围)

bit 4 CVRSS: 比较器 VREF 源选择位

1 = 比较器参考电压源, CVRSRC = (VREF+) - (VREF-)

0 = 比较器参考电压源, CVRSRC = VDD - VSS

bit 3-0 **CVR3:CVR0:** 比较器 VREF 值选择位 (0≤(CVR3:CVR0)≤15)


当 CVRR = 1 时:

CVREF = ((CVR3:CVR0)/24) • (CVRSRC)

当 CVRR = 0 时:

CVREF = (CVRSRC/4) + ((CVR3:CVR0)/32) • (CVRSRC)

注 1: CVROE 改写 TRISF<5> 位设置。



21.2 参考电压精度/误差

由于模块结构的限制,并不能实现整个参考电压范围的满量程输出。梯形电阻网络顶部和底部的晶体管(图 21-1)使 CVREF 值不能达到参考电压源的满幅值。参考电压是由参考电压源分压而来的,因此 CVREF 输出随参考电压源的波动而变化。经过测试的参考电压的绝对精度,请参见第 25.0 节 "电气特性"。

21.3 休眠期间的操作

如果因中断或看门狗定时器超时将器件从休眠模式唤醒, CVRCON 寄存器的内容将不受影响。为了降低休眠模式下的电流消耗,应禁止参考电压模块。

21.4 复位的影响

器件复位时, CVREN 位(CVRCON<7>)将被清零从而禁止参考电压模块。复位还将CVROE位(CVRCON<6>)清零,使参考电压与 RA2 引脚断开;同时通过将 CVRR位(CVRCON<5>)清零选择高电压范围。CVR值选择位也将清零。

21.5 连接注意事项

参考电压模块的工作独立于比较器模块。如果 CVROE 位被置 1,那么参考电压发生器的输出可能与 RF5 引脚相连。当 RA2 被配置为数字输入引脚时,将参考电压输出连接到 RA2 引脚,将会增加电流消耗。使能 CVRSS时,将 RF5 用作数字输出引脚也将增加电流消耗。

RF5 引脚可被用作简单的 D/A 输出,但是其驱动能力有限。要提高电流驱动能力,VREF 参考电压输出端必须外接缓冲器。图 21-2 举例说明了这一缓冲技术。






表 21-1: 与比较器参考电压模块相关的寄存器

名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	复位值 所在页
CVRCON	CVREN	CVROE	CVRR	CVRSS	CVR3	CVR2	CVR1	CVR0	53
CMCON	C2OUT	C1OUT	C2INV	C1INV	CIS	CM2	CM1	CM0	53
TRISF	TRISF7	TRISF6	TRISF5	TRISF4	TRISF3	TRISF2	TRISF1	_	54

图注: — = 未用,读为 0。比较器参考电压模块不使用阴影单元。

注:

22.0 CPU 的特殊性能

PIC18F85J90 系列器件具有几项特殊的功能旨在最大限度地提高系统可靠性,并通过减少外部元件将成本降至最低。这些功能包括:

- 振荡器选择
- 复位:
 - 上电复位 (POR)
 - 上电延时定时器 (PWRT)
 - 振荡器起振定时器 (OST)
 - 欠压复位 (BOR)
- 中断
- 看门狗定时器 (WDT)
- 故障保护时钟监视器
- 双速启动
- 代码保护
- 在线串行编程

要根据具体应用对频率、功耗、精度和成本的要求来选择振荡器。在**第 2.0 节"振荡器配置"**中详细讨论了所有的选项。

在本数据手册的前面几章中已完整地讨论了器件的复位和中断。

PIC18F85J90 系列器件除了为复位提供上电延时定时器和振荡器起振定时器之外,还具有一个可配置的看门狗定时器,该定时器由软件控制。

器件自带的内部 RC 振荡器还提供了故障保护时钟监视器(FSCM)和双速启动这两个额外的功能。FSCM 对外设时钟进行后台监视,并在外设时钟发生故障时自动切换时钟源。双速启动使得几乎可在启动发生那一刻立即执行代码,同时主时钟源继续其起振延时。

通过设置相应的配置寄存器位可以使能和配置所有这些功能。

22.1 配置位

可以通过对配置位编程(读为 0)或不编程(读为 1)来选择不同的器件配置。这些配置位被映射到程序存储器以 300000h 开始的单元中。表 22-2 列出了所有的配置位。从寄存器 22-1 到寄存器 22-5 详细解释了各配置位的不同功能。

22.1.1 配置 PIC18F85J90 系列器件的注意事项

PIC18F85J90 系列器件不再使用耐久性存储寄存器存储 配置信息。配置字节以易失性存储方式实现,这就意味 着在器件每次上电时都必须对配置数据进行编程。

配置数据存储在片上程序存储空间顶部的 4 个字中,这些字被称为闪存配置字。配置字按表 22-2 中相同的次序存储在程序存储器中,CONFIG1L 位于地址最低的单元,CONFIG3H 位于地址最高的单元。在器件上电时这些数据被自动装入正确的配置寄存器。

当为这些器件创建应用程序时,用户应该为配置数据特别分配闪存配置字单元,以确保当编译代码时程序代码 不会存储在该地址上。

在上电复位时用于配置位的易失性存储单元始终复位为 1。对于其他类型的复位事件,将保留和使用先前已编 程的值,而无需从程序存储器重新装入数据。

程序存储器中 CONFIG1H、CONFIG2H 和 CONFIG3H 的高 4 位也应为 1111。这样当这些配置字被意外执行到时,被当作一条 NOP 指令。由于配置位并未在对应的单元中真正实现,因此向这些单元写入 1 不会影响器件工作。

为了避免在代码执行期间配置被意外更改,可编程配置位只可被写入一次。在上电周期内对位进行初始化之后就不能再改写了。改变器件的配置需要对器件重新上电。

表 22-1: 闪存配置字到配置寄存器的映射

- · · ·	1111 HOTE 1 71HO	T 4 11 HH H 1 1 1/2 (1/4)		
配置字节	代码空间地址	配置寄存器 地址		
CONFIG1L	XXXF8h	300000h		
CONFIG1H	XXXF9h	300001h		
CONFIG2L	XXXFAh	300002h		
CONFIG2H	XXXFBh	300003h		
CONFIG3L	XXXFCh	300004h		
CONFIG3H	XXXFDh	300005h		

图注: 在 PIC18F85J90 系列器件中未实现。

表 22-2: 配置位和器件 ID

寄存	器名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	默认 / 未编程值 ⁽¹⁾
300000h	CONFIG1L	DEBUG	XINST	STVREN		_	_		WDTEN	1111
300001h	CONFIG1H	(2)	(2)	(2)	(2)	(3)	CP0	_	_	01
300002h	CONFIG2L	IESO	FCMEN	_	_	_	FOSC2	FOSC1	FOSC0	11111
300003h	CONFIG2H	(2)	(2)	(2)	(2)	WDTPS3	WDTPS2	WDTPS1	WDTPS0	1111
300005h	CONFIG3H	(2)	(2)	(2)	(2)	_	_	_	CCP2MX	1
3FFFFEh	DEVID1	DEV2	DEV1	DEV0	REV4	REV3	REV2	REV1	REV0	xxxx xxxx ⁽⁴⁾
3FFFFFh	DEVID2	DEV10	DEV9	DEV8	DEV7	DEV6	DEV5	DEV4	DEV3	0000 10x1 ⁽⁴⁾

图注: x = 未知, - = 未用。阴影单元未用,读为 0。

- 注 1: 这些值反映出厂时和上电复位后的未编程状态。在所有其他复位状态中,配置字节保持原先的编程状态。
 - 2: 程序存储器中这些位的值应始终为 1。这样可确保如果意外地执行了这些单元,将会执行 NOP 指令。
 - 3: 该位应始终保持为 0。
 - 4: 请参见寄存器 22-6 和寄存器 22-7 查询 DEVID 的值。这些寄存器为只读寄存器,用户不能对其进行编程。

寄存器 22-1: CONFIG1L: 配置寄存器 1 的低字节 (字节地址为 300000h)

R/WO-1	R/WO-1	R/WO-1	U-0	U-0	U-0	U-0	R/WO-1
DEBUG	XINST	STVREN	_	_	_	_	WDTEN
bit 7							bit 0

图注:

R = 可读位 WO = -次性写入位 U = 未用位, 读为 0

bit 7 **DEBUG**:后台调试器使能位

1 = 禁止后台调试器, RB6 和 RB7 被配置为通用 I/O 引脚

0 = 使能后台调试器, RB6 和 RB7 专用于在线调试

bit 6 XINST:扩展指令集使能位

1 = 使能指令集扩展和变址寻址模式

0 = 禁止指令集扩展和变址寻址模式 (传统模式)

bit 5 STVREN: 堆栈上溢 / 下溢复位使能位

1 = 使能堆栈上溢/下溢复位 0 = 禁止堆栈上溢/下溢复位

未用: 读为 0

bit 0 WDTEN: 看门狗定时器使能位

1 = 使能 WDT

0 = 禁止 WDT (由 SWDTEN 位控制)

寄存器 22-2: CONFIG1H: 配置寄存器 1 的高字节 (字节地址为 300001h)

U-0	U-0	U-0	U-0	U-0	R/WO-1	U-0	U-0
(1)	(1)	(1)	(1)	(2)	CP0	_	_
bit 7							bit 0

图注:

R = 可读位 WO = -次性写入位 U = 未用位,读为 0

bit 7-3 **未用:** 读为 0

bit 2 CPO: 代码保护位

1 = 程序存储器未受代码保护

0 = 程序存储器受代码保护

bit 1-0 未用: 读为 0

注 1: 程序存储器中这些位的值应始终为 1。这样可确保如果意外地执行了这些单元,将会执行 NOP 指令。

2: 该位应始终保持为 0。

寄存器 22-3: CONFIG2L: 配置寄存器 2 的低字节 (字节地址为 300002h)

R/WO-1	R/WO-1	U-0	U-0	U-0	R/WO-1	R/WO-1	R/WO-1
IESO	FCMEN	_	_	_	FOSC2	FOSC1	FOSC0
bit 7							bit 0

图注:

R = 可读位 WO = -次性写入位 U = 未用位,读为 0

1 = 使能双速启动

0 = 禁止双速启动

bit 6 FCMEN: 故障保护时钟监视器使能位

1 = 使能故障保护时钟监视器 0 = 禁止故障保护时钟监视器

bit 5-3 未用: 读为 0

bit 2-0 **FOSC2:FOSC0:** 振荡器选择位

111 = OSC1/OSC2 作为主振荡器; EC 振荡器具有 CLKO 功能和软件控制的 PLL (EC+PLL)

110 = OSC1/OSC2 作为主振荡器; EC 振荡器具有 CLKO 功能 (EC)

101 = OSC1/OSC2 作为主振荡器; 带软件控制 PLL 的 HS 振荡器 (HS+PLL)

100 = OSC1/OSC2 作为主振荡器; HS 振荡器 (HS)

011 = 具有CLKO功能的INTOSC作为主振荡器;RA7用作端口引脚;EC振荡器具有CLKO功能和软件控制的PLL(EC+PLL)

010 = 具有 CLKO 功能的 INTOSC 作为主振荡器; RA7 用作端口引脚; EC 振荡器具有 CLKO 功能

001 = INTOSC 作为主振荡器, RA6/RA7 均用作端口引脚; 带软件控制 PLL 的 HS 振荡器 (HS+PLL)

000 = INTOSC 作为主振荡器, RA6/RA7 均用作端口引脚; HS 振荡器 (HS)

寄存器 22-4: CONFIG2H: 配置寄存器 2 的高字节 (字节地址为 300003h)

U-0	U-0	U-0	U-0	R/WO-1	R/WO-1	R/WO-1	R/WO-1
(1)	_(1)	(1)	(1)	WDTPS3	WDTPS2	WDTPS1	WDTPS0
bit 7							bit 0

图注:

R = 可读位 WO = -次性写入位 U = 未用位, 读为 0

bit 7-4 **未用:** 读为 0

bit 3-0 WDTPS3:WDTPS0:看门狗定时器后分频比选择位

1111 = 1:32,768

1110 = 1:16,384

1101 = 1:8,192

1100 = 1:4,096

1011 = 1:2,048

1010 = 1:1,024

1001 = 1:512

1000 = 1:256

0111 = 1:128

0110 = 1:64

0101 = 1:32

0100 = 1:16

0011 = 1:80010 = 1:4

0001 = 1:2

0000 = 1:1

注 1: 程序存储器中这些位的值应始终为 1。这样可确保如果意外地执行了这些单元,将会执行 NOP 指令。

寄存器 22-5: CONFIG3H: 配置寄存器 3 的高字节 (字节地址为 300005h)

U-0	U-0	U-0	U-0	U-0	U-0	U-0	R/WO-1
(1)	_(1)	(1)	(1)	_	_		CCP2MX
bit 7							bit 0

图注:

R = 可读位 WO = -次性写入位 U = 未用位, 读为 0

bit 7-1 未用: 读为 0

bit 0 CCP2MX: CCP2 复用位

1 = CCP2 与 RC1 复用

0 = CCP2 与 RE7 复用

注 1: 程序存储器中这些位的值应始终为 1。这样可确保如果意外地执行了这些单元,将会执行 NOP 指令。

寄存器 22-6: DEVID1: PIC18F85J90 系列器件的器件 ID 寄存器 1

R	R	R	R	R	R	R	R
DEV2	DEV1	DEV0	REV4	REV3	REV2	REV1	REV0
bit 7							bit 0

图注:

R = 只读位

bit 7-5 **DEV2:DEV0:** 器件 ID 位

111 = PIC18F85J90

101 = PIC18F84J90

100 = PIC18F83J90

011 = PIC18F65J90

001 = PIC18F64J90

000 = PIC18F63J90

bit 4-0 **REV4:REV0:** 版本 ID 位

这些位用于表明器件版本。

寄存器 22-7: DEVID2: PIC18F85J90 系列器件的器件 ID 寄存器 2

R	R	R	R	R	R	R	R
DEV10 ⁽¹⁾	DEV9 ⁽¹⁾	DEV8 ⁽¹⁾	DEV7 ⁽¹⁾	DEV6 ⁽¹⁾	DEV5 ⁽¹⁾	DEV4 ⁽¹⁾	DEV3 ⁽¹⁾
bit 7							bit 0

图注:

R = 只读位

bit 7-0 **DEV10:DEV3:** 器件 ID 位 ⁽¹⁾

这些位与器件 ID 寄存器 1 中的 DEV2:DEV0 一起用于标识器件号。

0011 1000 = PIC18F6XJ90/8XJ90 器件

注 1: DEV10:DEV3 的值可能会用于其他器件系列。特定器件是通过使用整个 DEV10:DEV0 位序列来标识的。

22.2 看门狗定时器 (WDT)


PIC18F85J90 系列器件的 WDT 是由 INTRC 振荡器驱动的。当使能 WDT 时,时钟源也将同时使能。WDT 定时周期的标称值为 4 ms,其稳定性与 INTRC振荡器相同。

4 ms 的 WDT 定时周期将与 16 位后分频器的值相乘来得到更长的时间周期。通过配置寄存器 2H中的 WDTPS 位来控制一个多路开关以对 WDT 后分频器的输出进行选择。因此可获得的定时周期范围为4 ms至131.072 秒(2.18 分钟)。当发生以下任一事件时,WDT 和后分频器将被清零,这些事件包括: 执行了 SLEEP 或 CLRWDT 指令,或者发生了时钟故障(主时钟或 Timer1 振荡器)。

- 注 1: 当执行 CLRWDT 和 SLEEP 指令时,WDT 和后分频器的计数值将被清零。
 - **2:** 当执行 CLRWDT 指令时,后分频器的计数 值将被清零。

22.2.1 控制寄存器

WDTCON 寄存器 (寄存器 22-8) 是可读写寄存器。 SWDTEN 位使能或禁止 WDT 操作。仅当 WDT 被配置 位禁止时,才允许使用软件改写 WDTEN 配置位并使能 WDT。



寄存器 22-8: WDTCON: 看门狗定时器控制寄存器

R/W-0	U-0	U-0	U-0	U-0	U-0	U-0	R/W-0
REGSLP	_		_	_	_		SWDTEN ⁽¹⁾
bit 7							bit 0

 图注:
 R = 可读位
 W = 可写位
 U = 未用位, 读为 0

 -n = POR 值
 1 = 置 1
 0 = 清零
 x = 未知

bit 7 REGSLP: 稳压器低功耗工作使能位

1 = 当器件进入休眠模式时, 片上稳压器进入低功耗工作状态

0 = 在休眠模式下, 片上稳压器继续正常工作

bit 6-1 未用: 读为 0

bit 0 **SWDTEN**: 由软件控制的看门狗定时器使能位 (1)

1 = 打开看门狗定时器 0 = 关闭看门狗定时器

注 1: 当使能 WDTEN 配置位时该位不起作用。

表 22-3: 看门狗定时器寄存器汇总

名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	复位值所在页
RCON	IPEN		_	RI	TO	PD	POR	BOR	52
WDTCON	REGSLP	_	_	_	_	_	_	SWDTEN	52

图注: — = 未用,读为 0。看门狗定时器不使用阴影单元。

22.3 片上稳压器

所有的 PIC18F85J90 系列器件使用标称值为 2.5V 的电压为其内核数字逻辑供电。对于需要工作在更高电压(如典型电压值为 3.3V)下的设计,PIC18F85J90 系列的所有器件均包含一个片上稳压器,可使器件内核逻辑运行在 VDD 下。

ENVREG 引脚控制该稳压器。把 VDD 连到该引脚将使能稳压器,然后稳压后的电压通过其他 VDD 引脚向内核供电。当使能稳压器时,必须将一个低 ESR 滤波电容连接到 VDDCORE/VCAP 引脚(图 22-2),这有利于保持稳压器的稳定性。第 25.3 节"直流特性 PIC18F85J90系列(工业级)"中提供了该滤波电容的推荐值。

如果 ENVREG 与 Vss 相连,则禁止稳压器。在这种情况下,必须使用独立的 2.5V 标称值的电源通过 VDDCORE/VCAP引脚为器件的内核逻辑供电,从而将 I/O 引脚驱动为一个较高的电平,通常为 3.3V。另外,VDDCORE/VCAP和 VDD 引脚可以连在一起,使器件工作在较低的标称电压下。请参见图 22-2 了解可能的配置。


22.3.1 稳压器和低压检测

当片上稳压器被使能时,它可以向数字内核逻辑提供标称值为 2.5V 的恒压。稳压器可以从约为 2.5V 的 VDD 提供此电平,最高可达器件的 VDDMAX。它不能使 VDD 电平降到 2.5V 以下。这可能对运行在 VDD 范围较低端的应用带来了挑战,因为电压不足会造成稳压器不能再提供数字内核电压和器件"欠压"。尽管可能会突然发生,但电压不足通常是从电池供电应用系统中电压值缓慢下降的情形发展而来的。


为了避免出现电压不足的情形,片上稳压器包含了一个简单的低电压检测电路。当器件 VDD 降到 2.35V 标称值以下时,电路会将低压检测标志位 LVDIF (PIR3<6>)置 1。这可用于产生中断并将应用置于低功耗操作模式,或者触发器件按顺序关闭。低压检测只有在使能稳压器时才能使用。

图 22-2: 片上稳压器连接


使能稳压器 (ENVREG 连接到 VDD):



禁止稳压器 (ENVREG 接地):



禁止稳压器 (VDD 连接到 VDDCORE):



注 1: 这些为典型的工作电压。请参见**第 25.1 节** "直流特性: 供电电压"了解 VDD 和 VDDCORE 的全部工作电压范围。

22.3.2 片上稳压器和 BOR

当使能片上稳压器时,PIC18F85J90系列器件也会有一个简单的欠压保护功能。如果向稳压器提供的电压下降到不足以维持全速操作的一个稳定电平,那么稳压器复位电路将产生欠压复位。BOR标志位(RCON<0>)会捕捉该事件。

第 4.4 节 "欠压复位(BOR)" 和**第 4.4.1 节 "检测BOR"** 详细描述了 BOR 的工作原理。

22.3.3 上电要求

片上稳压器是为了满足器件的上电要求而设计的。如果应用不使用稳压器,那就必须严格遵守上电条件。在上电时,VDDCORE 决不能比 VDD 高出 0.3V 以上。

22.3.4 休眠模式下的操作

当被使能时,片上稳压器总是消耗比 IDD 多一点的电流量。器件处于休眠模式时也是如此,即使内核数据逻辑内不需要供电。要在功耗资源极其重要的应用中进一步节省功耗,可以将稳压器配置为每当器件进入休眠模式时就自动禁止。该功能由 REGSLP 位 (WDTCON<7>)控制。置 1 该位将禁止在休眠模式下使用稳压器,并将电流消耗降到最低。


22.4 双速启动

双速启动功能允许单片机在主时钟源稳定之前使用INTRC振荡器作为时钟源,从而帮助器件最大限度地缩短从振荡器起振到代码执行之间的延时。通过将IESO配置位置1可使能该功能。

仅当主振荡器模式为 HS 或 HSPLL (基于晶振)模式时才可使用双速启动。由于 EC 和 ECPLL 模式不需要 OST 起振延时,因此应禁止双速启动。

一旦使能双速启动,当器件复位或从休眠模式中被唤醒时,在上电延时定时器发生超时(使能上电复位)后,器件将被配置成使用内部振荡器作为时钟源。这使得在主振荡器起振、OST运行的同时,代码开始执行。一旦OST超时,器件就自动切换到PRIRUN模式。

在其他功耗管理模式下,不使用双速启动。器件将使用 当前选定的时钟源直到主时钟源可用为止。 IESO 位的 设置被忽略。



22.4.1 使用双速启动时的注意事项

当在双速启动模式中使用 INTRC 振荡器时,器件仍将遵守进入功耗管理模式的正常指令顺序,包括执行多条 SLEEP 指令(见第 3.1.4 节 "多条 SLEEP 命令")。实际上,这意味着在 OST 超时前用户代码可以改变 SCS1:SCS0 位的设置或执行 SLEEP 指令。这就使应用程序能短暂地唤醒器件,执行"日常事务",并在器件开始使用主时钟源前返回休眠状态。


用户代码还能通过检查 OSTS 位(OSCCON<3>)的 状态来确定主时钟源是否正在为系统提供时钟。如果该 位置 1,则表示主振荡器正在为系统提供时钟。否则, 表示当器件复位或从休眠模式被唤醒期间由内部振荡器 模块为系统提供时钟。

22.5 故障保护时钟监视器

故障保护时钟监视器(FSCM)可使单片机在外部时钟发生故障时,自动将系统时钟切换到内部振荡器模块以保证器件能继续运行。将 FCMEN 配置位置 1 可使能FSCM 功能。

当使能 FSCM 时,INTRC 振荡器将一直保持运行以监视外设时钟,并且在外设时钟发生故障时作为备用时钟。时钟监视(如图 22-4 所示)通过创建一个采样时钟信号实现,该信号为 INTRC 输出的 64 分频。这样就使得 FSCM 采样时钟脉冲之间有充足的时间间隔,从而保证在此期间至少有一个外设时钟沿出现。外设时钟和采样时钟作为时钟监视锁存器(CM)的输入。 CM 在器件时钟源的下降沿被置 1,在采样时钟的上升沿被清零。

图 22-4: FSCM 框图



在采样时钟的下降沿检测外部时钟故障。如果在出现采样时钟的下降沿时, CM 仍置 1, 就表示检测到外部时钟故障 (图 22-5)。这将引发以下事件:

- 通过将 OSCFIF (PIR2<7>) 置 1,由 FSCM 产生 振荡器故障中断:
- 器件时钟源切换为内部振荡器电路(OSCCON不会被更新,因此无法显示当前时钟源——这就是故障保护状态);并且
- WDT 复位。

切换过程中,对于时序要求较高的应用,内部振荡器电路的后分频频率可能不够稳定。在这些情况下,最好选择另一种时钟配置并进入其他功耗管理模式。可以尝试部分恢复或执行安全的关闭。更多详细信息,请参见第 3.1.4 节 "多条 SLEEP 命令"和第 22.4.1 节 "使用双速启动时的注意事项"。


FSCM 只能检测出主时钟源或辅助时钟源的故障。如果内部振荡器模块发生故障,将不会被检测到,当然也不可能采取任何措施。

22.5.1 FSCM 和看门狗定时器

FSCM 和 WDT 均以 INTRC 振荡器作为时钟源。由于WDT 使用独立的分频器和计数器,使能 FSCM 时,禁止 WDT 对 INTRC 振荡器的运行没有任何影响。

如前所述,当检测到时钟故障时,时钟源将切换到INTRC 时钟;这可能意味着代码执行速度会发生很大的变化。如果使能 WDT 的时候使用的是小预分频值,时钟速度的下降将引起 WDT 超时,随后使器件复位。由于这个原因,故障保护时钟监视器事件也会使 WDT和后分频器复位,使 WDT 从执行速度发生变化那一刻起开始重新计数,从而避免发生错误超时。

如果禁止了该中断,处于空闲模式之后产生的中断将使 CPU开始执行指令,同时以INTRC源作为系统时钟源。



22.5.2 退出故障保护运行模式

器件复位或进入功耗管理模式均可结束故障保护状态。 发生复位时,控制器启动在配置寄存器 2H 中指定的主时钟源(伴有如 OST 或 PLL 定时器等所需的起振延时)。INTRC 振荡器将在主时钟源就绪之前提供系统时钟(类似于双速启动)。当主时钟源可用时,系统时钟源将切换为主时钟(OSCCON 寄存器中的 OSTS 位将置 1,表明当前使用的是主时钟源)。然后,故障保护时钟监视器恢复对外设时钟的监视。

在启动期间,主时钟源可能永远不能就绪。在这种情况下,器件运行将以 INTOSC 复用器作为时钟源。 OSCCON 寄存器将保持复位状态直到进入功耗管理模式为止。

22.5.3 功耗管理模式下的 FSCM 中断

进入功耗管理模式时,时钟多路开关选择由 OSCCON 寄存器选定的时钟源。在该模式下将恢复对功耗管理时钟源的故障保护时钟监视。

如果在功耗管理运行模式下发生了振荡器故障,接下来的操作取决于是否允许了振荡器故障中断。如果允许了(OSCFIF=1),代码执行将以INTRC复用器作为时钟源,并且不会自动转换回发生故障的时钟源。

22.5.4 POR 或从休眠中唤醒

FSCM 在器件退出上电复位 (POR) 或低功耗休眠模式 后开始检测振荡器故障。当器件主时钟为 EC 或 INTRC 模式时,监视会在这些事件发生后立即开始。

对于 HS 或 HSPLL 模式,情况会有所不同。由于这类振荡器需要的起振时间可能比FSCM采样时钟的周期长很多,因此可能会检测到假的时钟故障。为了避免这种情况,在此类模式中,内部振荡器模块会被自动配置为器件时钟并一直工作到主时钟稳定下来为止(OST 和PLL 定时器发生超时)。这与双速启动模式相同。一旦主时钟稳定下来,INTRC 就将重新作为 FSCM 时钟源。

注: 用于防止在POR或从休眠状态唤醒时发生错误中断的逻辑电路,同样也将阻止随后对振荡器故障的检测。通过监视OSTS位,并使用定时程序来确定振荡器起振时间是否过长,可避免这个问题。即使如此,在检测到振荡器故障时也不会将振荡器故障中断标志位置 1。

正如**第 22.4.1 节 "使用双速启动时的注意事项"**中所述,在等待系统主时钟稳定的过程中,可以选择另一种时钟配置和另一种功耗管理模式。当选择了新的功耗管理模式时,主时钟将被禁止。

© 2007 Microchip Technology Inc. 超前信息 DS39770A_CN 第 293 页

22.6 程序校验和代码保护

对于 PIC18F85J90 系列中的所有器件,片上程序存储空间被视为一个统一的存储区。配置位 CP0 控制该存储区的代码保护。该位阻止外部对程序存储空间的读写。但对正常的代码执行没有直接影响。

22.6.1 配置寄存器保护

有两种方法保护配置寄存器使其免遭破坏性的改写或读取。主要的保护方式是配置位的一次写入功能,该功能阻止对在上电周期内完成编程的位再次进行配置。要阻止不可预见的事件,由于电池故障(如 ESD 事件)产生的配置位更改将导致奇偶校验错误并触发器件复位。

配置寄存器的数据来自于程序存储器中的闪存配置字。 当 CP0 位置 1 时,也将保护器件配置的源数据。

22.7 在线串行编程

PIC18F85J90 系列单片机可以在最终的应用电路中进行串行编程。只需要 5 根线即可实现这一操作,其中时钟线、数据线各一根,其余 3 根分别是电源线、接地线和编程电压线。这允许用户在制造电路板时使用未编程器件,仅在产品交付之前才对单片机进行编程,从而可以使用最新版本的固件或者定制固件。

22.8 在线调试器

将 DEBUG 配置位编程为 0,可使能在线调试功能。该功能允许使用 MPLAB® IDE 进行一些简单的调试。当使能了单片机的这项功能时,有些资源就不再是通用的了。表 22-4 给出了后台调试器所需的资源。

表 22-4: 调试器资源

I/O 引脚:	RB6 和 RB7
堆栈:	2 级
程序存储器:	512 字节
数据存储器:	10 字节

23.0 指令集汇总

PIC18F85J90 系列器件具有一个含有 75 条 PIC18 内核 指令的标准指令集,和一个含有优化递归或软件堆栈代码的 8 条新指令的扩展指令集。本章后面的部分将讨论扩展指令集。

23.1 标准指令集

标准的 PIC18 指令集与以前的 PIC® MCU 指令集相比,添加了很多增强功能,并保持了易于从其他 PIC MCU 指令集移植的特点。大部分指令为单字指令(16 位),只有 4 条指令是双字指令。

每个单字指令都是一个 16 位字,由操作码 (指明指令类型)和一个或多个操作数 (指定指令操作)组成。

整个指令集具有高度的正交性,可以分为以下4种基本类型:

- 字节操作类指令
- 位操作类指令
- 立即数操作类指令
- 控制操作类指令

表 23-2 为 PIC18 指令集汇总,列出了上述四类指令。 表 23-1 给出了操作码字段的说明。

大部分字节操作类的指令都含有三种操作数:

- 1. 文件寄存器 (由"f"指定)
- 2. 保存结果的目标寄存器 (由"d"指定)
- 3. 被访问存储器 (由"a"指定)

文件寄存器标识符 "f" 指定了指令将会使用哪一个文件寄存器。目标寄存器标识符 "d" 指定了操作结果的存放位置。如果 "d"为 0,操作结果存入 WREG 寄存器中。如果 "d"为 1,操作结果存入指令指定的文件寄存器中。

所有位操作类指令都含有三种操作数:

- 1. 文件寄存器 (由 "f" 指定)
- 2. 文件寄存器中的位 (由"b"指定)
- 3. 被访问存储器 (由"a"指定)

位域标识符 "b"选择操作所影响的位的编号,而文件寄存器标识符 "f"则代表这些位所在的寄存器编号。

立即数操作类指令使用以下操作数:

- 要装入文件寄存器中的立即数 (由"k"指定)
- 要装入立即数的 FSR 寄存器 (由"f"指定)
- 不需要操作数 (由"-"指定)

控制类指令可以使用以下操作数:

- 程序存储器地址 (由"n"指定)
- CALL 或 RETURN 指令的模式 (由"s"指定)
- · 表读和表写指令的模式 (由"m"指定)
- 不需要操作数 (由"-"指定)

除了 4 条双字指令外,所有的指令都是单字指令。双字指令将所需的信息保存在 32 位中。第二个字的高 4 位都是1。如果第二个字作为一条指令执行,它会执行NOP指令。

除非条件测试结果为 true 或者指令执行改变了程序计数器的值,否则执行所有的单字指令都只需要一个指令周期。对于上述两种特殊情况,指令执行需要两个指令周期,在第二个指令周期中执行一条 NOP 指令。

执行双字指令需要两个指令周期。

每个指令周期由 4 个振荡器周期组成。因此,如果振荡器频率为 4 MHz,正常的指令执行时间为 1 μ s。如果条件测试结果为 true 或指令执行改变了程序计数器的值,则该指令的执行时间为 2 μ s。双字跳转指令(如果为 true)的执行则需要 3 μ s。

图 23-1 给出了指令的几种通用格式。所有示例均使用 "nnh"来表示十六进制数。

指令集汇总 (见表 23-2) 列出了可被Microchip MPASM™ 汇编器识别的标准指令。

第 23.1.1 节 "标准指令集"中对每条指令进行了介绍。

表 23-1: 操作码字段说明

表 23-1: 操	e作码字段说明
а	快速操作 RAM 位: a = 0: 快速操作 RAM 内的 RAM 单元 (BSR 寄存器被忽略)
	a = 1: 由 BSR 寄存器指定 RAM 存储区
bbb	8位文件寄存器内的位地址 (0到7)。
BSR	存储区选择寄存器。用于选择当前的 RAM 存储区。
C、DC、Z、OV和N	ALU 状态位: 进位、半进位、全零、溢出和负标志位。
d	目标寄存器选择位:
	d = 0: 结果保存至 WREG 寄存器
	d = 1: 结果保存至文件寄存器 f
dest	目标寄存器:可以是 WREG 寄存器或指定的文件寄存器地址。
f	8 位文件寄存器地址 (00h 到 FFh), 或 2 位 FSR 标识符 (0h 到 3h)。
fs	12 位文件寄存器地址 (000h 到 FFFh)。这是源地址。
f _d	12 位文件寄存器地址 (000h 到 FFFh)。这是目标地址。
GIE	全局中断允许位。
k	立即数、常数或者标号 (可能是8位、12位或20位的值)。
label	标号名称。
mm	表读和表写指令的 TBLPTR 寄存器模式。
	只与表读和表写指令一起使用:
*	不改变寄存器 (如用于表读和表写的 TBLPTR)
*+	后增寄存器 (如用于表读和表写的 TBLPTR)
*_	后减寄存器 (如用于表读和表写的 TBLPTR)
+*	预增寄存器 (如用于表读和表写的 TBLPTR)
n	相对跳转指令的相对地址 (2的补码),或 Call/Branch 和 Return 指令的直接地址。
PC	程序计数器。
PCL	程序计数器低字节。
PCH	程序计数器高字节。
PCLATH	程序计数器高字节锁存器。
PCLATU	程序计数器最高字节锁存器。
PD	掉电位。
PRODH	乘积的高字节。
PRODL	乘积的低字节。
s	快速调用/返回模式选择位:
	S=0:不对影子寄存器进行更新,也不用影子寄存器的内容更新其他寄存器
TBLPTR	s = 1: 将寄存器的值存入影子寄存器或把影子寄存器中的值载入寄存器 (快速模式) 21 位表指针 (指向程序存储器地址)。
TABLAT	
TO	8 位表锁存器。 超时波山 总
TOS	超时溢出位。
u	栈项。 未使用或未改变。
WDT	看门狗定时器。
WREG	工作寄存器 (累加器)。
X	无关位(0或1)。汇编器将产生 x = 0的代码。为了与所有的 Microchip 软件工具兼容,建议使用这种格式。对案友果(源)进行同样寻址的 7 价值较易
Zs	对寄存器 (源)进行间接寻址的 7 位偏移量。 对寄存器 (目标)进行间接寻址的 7 位偏移量。
z _d { }	
[text]	可选参数。 - 主一亦は せい
(text)	表示变址地址。
	text的内容。
[expr] <n></n>	表示由指针 expr 指定的寄存器中的位 n。
→ < >	赋值。 客有限台標
	寄存器位域。
€ <i>M &- →- □</i>	表示属于某个集合。
斜体文字	用户定义项 (字体为 Courier)。

指令的通用格式 图 23-1: 面向字节的文件寄存器操作 指令示例 9 8 7 15 10 d a f(寄存器地址) ADDWF MYREG, W, B d = 0 表示结果存入 WREG 寄存器 d=1表示结果存入文件寄存器(f) a=0强制使用快速操作存储区 a = 1 根据 BSR 选择存储区 f = 8 位文件寄存器地址 字节到字节的传送操作(双字) 15 12 11 操作码 f(源寄存器地址) MOVFF MYREG1, MYREG2 15 12 11 0 f(目标寄存器地址) 1111 f = 12 位文件寄存器地址 面向位的文件寄存器操作 12 11 987 操作码 b(位号) a f(寄存器地址) BSF MYREG, bit, B b=占3位,表示文件寄存器(f)中位的位置 a = 0 强制使用快速操作存储区 a = 1 根据 BSR 选择存储区 f = 8 位文件寄存器地址 **立即数**操作 k(立即数) MOVLW 7Fh 操作码 k = 8 位立即值 控制操作 CALL、GOTO 和跳转类操作指令 15 0 操作码 n<7:0>(立即数) GOTO Label 15 0 12 11 1111 n<19:8>(立即数) k = 20 位立即数的值 15 8 7 CALL MYFUNC 操作码 n<7:0>(立即数) 15 12 11 0 n<19:8>(立即数) 1111 S = 快速位 15 11 10 操作码 n<10:0>(立即数) BRA MYFUNC 15 8 7 BC MYFUNC 操作码 n<7:0>(立即数)

表 23-2: PIC18F85J90 系列指令集

表 23-2: 助记符		C18F85J9U 系列指令果	hard blood		16 位	指令字		受影响的	.,
操作		说明	周期	MSb			LSb	状态位	注
面向字节的	操作类指	∤ ◆							
ADDWF	f, d, a	WREG 与f相加	1	0010	01da	ffff	ffff	C, DC, Z, OV, N	1, 2
ADDWFC	f, d, a	WREG 与 f 带进位相加	1	0010	00da	ffff	ffff	C, DC, Z, OV, N	1, 2
ANDWF	f, d, a	WREG 和 f 作与运算	1	0001	01da	ffff	ffff	Z, N	1,2
CLRF	f, a	将f清零	1	0110	101a	ffff	ffff	Z	2
COMF	f, d, a	对f取反	1	0001	11da	ffff	ffff	Z, N	1, 2
CPFSEQ	f, a	将 f 与 WREG 作比较,相等则跳过	1 (2 或 3)	0110	001a	ffff	ffff	无	4
CPFSGT	f, a	将 f 与 WREG 作比较,大于则跳过	1 (2 或 3)	0110	010a	ffff	ffff	无	4
CPFSLT	f, a	将 f 与 WREG 作比较,小于则跳过	1 (2 或 3)	0110	000a	ffff	ffff	无	1, 2
DECF	f, d, a	f 减 1	1	0000	01da	ffff	ffff	C, DC, Z, OV, N	1, 2, 3, 4
DECFSZ	f, d, a	f减1,为0则跳过	1 (2 或 3)	0010	11da	ffff	ffff	无	1, 2, 3, 4
DCFSNZ	f, d, a	f 减 1, 非 0 则跳过	1 (2 或 3)	0100	11da	ffff	ffff	无	1, 2
INCF	f, d, a	f 加 1	1	0010	10da	ffff	ffff	C, DC, Z, OV, N	1, 2, 3, 4
INCFSZ	f, d, a	f 加 1, 为 0 则跳过	1 (2 或 3)	0011	11da	ffff	ffff	无	4
INFSNZ	f, d, a	f 加 1, 非 0 则跳过	1 (2 或 3)	0100	10da	ffff	ffff	无	1, 2
IORWF	f, d, a	WREG 和 f 作或运算	1 `	0001	00da	ffff	ffff	Z, N	1, 2
MOVF	f, d, a	移动f	1	0101	00da	ffff	ffff	Z, N	1
MOVFF	f_s , f_d	f。(源)地址装入第一个字	2	1100	ffff	ffff	ffff	无	
		f _r (目标) 地址装入第二个字		1111	ffff	ffff	ffff		
MOVWF	f, a	将 WREG 移入 f	1	0110	111a	ffff	ffff	无	
MULWF	f, a	WREG 乘以 f	1	0000	001a	ffff	ffff	无	1, 2
NEGF	f, a	对f取补	1	0110	110a	ffff	ffff	C, DC, Z, OV, N	
RLCF	f, d, a	f带进位循环左移	1	0011	01da	ffff	ffff	C, Z, N	1, 2
RLNCF	f, d, a	f循环左移 (不带进位)	1	0100	01da	ffff	ffff	Z, N	
RRCF	f, d, a	f带进位循环右移	1	0011	00da	ffff	ffff	C, Z, N	
RRNCF	f, d, a	f 循环右移 (不带进位)	1	0100	00da	ffff	ffff	Z, N	
SETF		将 f 的内容置为全 1	1	0110	100a	ffff	ffff	无	1, 2
SUBFWB	f, d, a	WREG 减去 f (带借位)	1	0101	01da	ffff	ffff	C, DC, Z, OV, N	
SUBWF		f 减去 WREG	1	0101	11da	ffff	ffff	C, DC, Z, OV, N	1, 2
SUBWFB		f 减去 WREG (带借位)	1	0101	10da	ffff	ffff	C, DC, Z, OV, N	
SWAPF		将f中的两个半字节进行交换	1	0011	10da	ffff	ffff	无	4
TSTFSZ		测试 f, 为 0 则跳过	1 (2 或 3)	0110	011a	ffff		无	1, 2
XORWF		WREG 和 f 作异或运算	1 ' '	0001	10da	ffff	ffff	Z, N	

- **1:** PORT 寄存器的值随端口状态的变化而不断修改(例如,MOVF PORTB, 1, 0),修改时使用的值是引脚上的当前值。例如,如果将一引脚配置为输入,其对应数据锁存器中的值将为 1,但此时若有外部器件将该引脚驱动为低电平,则被写回数据锁存器的数据值将是 0。
 - 2: 当对 TMRO 寄存器执行该指令 (并且 d = 1) 时,如果已为其分配了预分频器,则将该预分频器清零。
 - 3: 如果程序计数器 (PC)被修改或者条件检测为 true,则该指令需要两个周期。第二个周期执行一条 NOP 指令。
 - **4:** 某些指令是双字指令。除非指令的第一个字获取这 **16** 位中包含的信息,否则第二个字将作为 NOP 指令执行。 这将确保所有程序存储器单元内存储的都是合法的指令。

表 23-2: PIC18F85J90 系列指令集 (续)

助记律	夺,	144 HD	EE 480		16 位	指令字		受影响的	عدد
操作		说明	周期	MSb			LSb	状态位	注
面向位的操	作类指令	•							
BCF	f, b, a	将f寄存器中的某位清零	1	1001	bbba	ffff	ffff	无	1, 2
BSF	f, b, a	将 f 寄存器中的某位置 1	1	1000	bbba	ffff	ffff	无	1, 2
BTFSC	f, b, a	测试f中的某位,为0则跳过	1 (2 或 3)	1011	bbba	ffff	ffff	无	3, 4
BTFSS	f, b, a	测试f中的某位,为1则跳过	1 (2 或 3)	1010	bbba	ffff	ffff	无	3, 4
BTG	f, b, a	将f中的某位取反	1 `	0111	bbba	ffff	ffff	无	1, 2
控制类指令	•								
BC	n	进位则跳转	1 (2)	1110	0010	nnnn	nnnn	无	
BN	n	为负则跳转	1 (2)	1110	0110	nnnn	nnnn		
BNC	n	无进位则跳转	1 (2)	1110	0011	nnnn	nnnn		
BNN	n	不为负则跳转	1 (2)	1110	0111	nnnn	nnnn	无	
BNOV	n	不溢出则跳转	1 (2)	1110	0101	nnnn	nnnn	无	
BNZ	n	不为零则跳转	1 (2)	1110	0001	nnnn	nnnn	无	
BOV	n	溢出则跳转	1 (2)	1110	0100	nnnn	nnnn	无	
BRA	n	无条件跳转	2	1101	0nnn	nnnn	nnnn	无	
BZ	n	为零则跳转	1 (2)	1110	0000	nnnn	nnnn	无	
CALL	n, s	调用子程序 第一个字	2	1110	110s	kkkk	kkkk	无	
		第二个字		1111	kkkk	kkkk	kkkk		
CLRWDT	_	将看门狗定时器清零	1	0000	0000	0000	0100	TO, PD	
DAW	_	对 WREG 进行十进制调整	1	0000	0000	0000	0111	С	
GOTO	n	跳转到地址 第一个字	2	1110	1111	kkkk	kkkk	无	
İ		第二个字		1111		kkkk	kkkk		
NOP	_	空操作	1	0000	0000	0000	0000	无	
NOP	_	空操作	1	1111	XXXX	XXXX	XXXX	无	4
POP	_	返回堆栈栈顶(TOS)出栈	1	0000	0000	0000	0110	/ 🗅	
PUSH	_	返回堆栈栈顶(TOS)进栈	1	0000	0000	0000	0101		
RCALL	n	相对调用	2	1101	1nnn	nnnn	nnnn		
RESET		用软件使器件复位	1	0000	0000	1111	1111		
RETFIE	S	中断返回允许	2	0000	0000	0001	000s	GIE/GIEH, PEIE/GIEL	
RETLW	k	返回时将立即数送入 WREG	2	0000	1100	kkkk	kkkk		
RETURN	S	从子程序返回	2	0000	0000	0001	001s		
SLEEP	_	进入待机模式	1	0000	0000	0000	0011		

- **1:** PORT 寄存器的值随端口状态的变化而不断修改(例如,MOVF PORTB, 1, 0),修改时使用的值是引脚上的当前值。例如,如果将一引脚配置为输入,其对应数据锁存器中的值将为 1,但此时若有外部器件将该引脚驱动为低电平,则被写回数据锁存器的数据值将是 0。
 - 2: 当对 TMR0 寄存器执行该指令 (并且 d = 1) 时,如果已为其分配了预分频器,则将该预分频器清零。
 - 3: 如果程序计数器 (PC)被修改或者条件检测为 true,则该指令需要两个周期。第二个周期执行一条 NOP 指令。
 - **4:** 某些指令是双字指令。除非指令的第一个字获取这 **16** 位中包含的信息,否则第二个字将作为 NOP 指令执行。 这将确保所有程序存储器单元内存储的都是合法的指令。

表 23-2: PIC18F85J90 系列指令集 (续)

助记律		· · · · · · · · · · · · · · · · · · ·			16 位	Σ指令字		受影响的	٠٠٠
操作		说明	周期	MSb			LSb	状态位	注
立即数操作									
ADDLW	k	WREG 与立即数相加	1	0000	1111	kkkk	kkkk	C, DC, Z, OV, N	
ANDLW	k	WREG 和立即数进行与运算	1	0000	1011	kkkk	kkkk	Z, N	
IORLW	k	WREG 和立即数进行或运算	1	0000	1001	kkkk	kkkk	Z, N	
LFSR	f, k	移动立即数 (12位)第二个字到	2	1110	1110	00ff	kkkk	无	
		FSR (f) 第一个字		1111	0000	kkkk	kkkk		
MOVLB	k	将立即数移入 BSR<3:0>	1	0000	0001	0000	kkkk	无	
MOVLW	k	将立即数移入 WREG	1	0000	1110	kkkk	kkkk	无	
MULLW	k	WREG 和立即数相乘	1	0000	1101	kkkk	kkkk	无	
RETLW	k	返回时将立即数送入 WREG	2	0000	1100	kkkk	kkkk	无	
SUBLW	k	立即数减去 WREG	1	0000	1000	kkkk	kkkk	C, DC, Z, OV, N	
XORLW	k	WREG 和立即数进行异或运算	1	0000	1010	kkkk	kkkk	Z, N	
数据存储器	↔程序	存储器操作							
TBLRD*		表读	2	0000	0000	0000	1000	无	
TBLRD*+		后增表读		0000	0000	0000	1001	无	
TBLRD*-		后减表读		0000	0000	0000	1010	无	
TBLRD+*		预增表读		0000	0000	0000	1011	无	
TBLWT*		表写	2	0000	0000	0000	1100	无	
TBLWT*+		后增表写		0000	0000	0000	1101	无	
TBLWT*-		后减表写		0000	0000	0000	1110	无	
TBLWT+*		预增表写		0000	0000	0000	1111	无	

- **1:** PORT 寄存器的值随端口状态的变化而不断修改 (例如, MOVF PORTB, 1, 0), 修改时使用的值是引脚上的 当前值。例如,如果将一引脚配置为输入,其对应数据锁存器中的值将为 1,但此时若有外部器件将该引脚驱 动为低电平,则被写回数据锁存器的数据值将是 0。
 - 2: 当对 TMR0 寄存器执行该指令 (并且 d = 1) 时,如果已为其分配了预分频器,则将该预分频器清零。
 - 3: 如果程序计数器 (PC) 被修改或者条件检测为 true,则该指令需要两个周期。第二个周期执行一条 NOP 指令。
 - **4:** 某些指令是双字指令。除非指令的第一个字获取这 **16** 位中包含的信息,否则第二个字将作为 NOP 指令执行。这将确保所有程序存储器单元内存储的都是合法的指令。

Q4

写入

目标寄存器

23.1.1 标准指令集

ADDLW	W 与立即数	相加		ADDWF	W与f寄	W与f寄存器相加					
语法:	ADDLW F	(语法:	ADDWF	f {,d {,a	}}				
操作数:	$0 \le k \le 255$			操作数:		$0 \le f \le 255$					
操作:	$(W) + k \rightarrow V$	V			$d \in [0,1]$ $a \in [0,1]$						
受影响的状态位:	N、OV、C	、DC和Z		操作:	(W) + (f) −	→ dest					
机器码:	0000	1111 kk	kk kkkk	受影响的状态位:	N、OV、C、DC和Z						
说明:		的内容与8位 储在W寄存器		机器码:	0010	01da	ffff	ffff			
指令字数:	1			说明:		将W的内容与f寄存器的内容相加。如身d为0,结果存储在W中。如果d为1,					
指令周期数:	1				d 为 0,结 结果存回答			₹ 0 为 1,			
Q 周期操作:					如果a为	0,选择快	速操作存	储区。如			
Q1	Q2	Q3	Q4		果 a 为 1,	使用 BS	R 选择 GF	R 存储区			
译码	读立即数k	处理数据	写入 W		(默认)。						
<u>示例:</u> 执行指令前	ADDLW 1	5h			如果 a 为 f ≤ 95 (5 寻址模式i 第 23.2.3	Fh),指《 进行操作。	冷就将以立 详细信息	即数变址			
W =	10h				向字节和			ш (Х-Х Г Г П			
执行指令后 W =	25h			指令字数:	1						
				指令周期数:	1						

Q周期操作:

Q1

译码

REG, 0, 0 示例: ADDWF 执行指令前 W REG 17h 0C2h 执行指令后 0D9h REG 0C2h

Q2

读寄存器f

Q3

处理数据

注: 所有的 PIC18 指令都可能在其指令助记符之前使用可选的标号参数,用于符号寻址。如果使用了标号,那么 指令语法将变为: {label} 指令参数。

ADD	WFC	W 与 f 带进	位相加		
语法:	:	ADDWFC	f {,d {,a}}		
操作	数:	$0 \le f \le 255$ $d \in [0,1]$ $a \in [0,1]$			
操作:	:	(W) + (f) +	$(C) \rightarrow dest$		
受影	响的状态位:	N、OV、	C、DC和Z		
机器	玛:	0010	00da ff	ff ffff	
说明:		将 W 的内容、进位标志位与寄存器 f 的 内容相加。如果 d 为 0,结果存储在 W 中。如果 d 为 1,结果存储在寄存器 f 中。			
		,,	,选择快速操 使用 BSR 选择		
		如果 a 为 0 且使能了扩展指令集,只要 f ≤ 95 (5Fh),指令就将以立即数变址 寻址模式进行操作。详细信息,请参见 第 23.2.3 节"立即数变址寻址模式中 面向字节和面向位的指令"。			
指令	字数:	1			
指令	周期数:	1			
Q 周期操作:					
	Q1	Q2	Q3	Q4	
	译码	读寄存器f	处理数据	写入 目标寄存器	

<u>示例:</u> ADDWFC REG, 0, 1

执行指令前

进位标志位= 1 REG = 02h W = 4Dh

执行指令后

进位标志位= 0 REG = 02h W = 50h

ANDLW	立即数和 W 寄存器作逻辑与运算
语法:	ANDLW k

操作数: $0 \le k \le 255$ 操作: $(W) .AND. k \rightarrow W$

受影响的状态位: N和Z

运算。结果存储在W寄存器中。

指令字数: 1 指令周期数: 1

Q周期操作:

Q1	Q2	Q3	Q4
译码	读立即数k	处理数据	写入 W

示例: ANDLW 05Fh

执行指令前

W = A3h

执行指令后 W = 03h

ANDWF	将W和f们	ド逻辑与 适	玄算			
语法:	ANDWF	f {,d {,a}	}}			
操作数:	$0 \le f \le 255$ $d \in [0,1]$ $a \in [0,1]$	$d \in [0,1]$				
操作:	(W) .AND.($f) \rightarrow des$	t			
受影响的状态位:	N和Z					
机器码:	0001	01da	ffff	ffff		
说明:	将 W 的内容与寄存器 f 的内容进行逻辑 与运算。如果 d 为 0,结果存储在 W 中。如果 d 为 1,结果存回寄存器 f (默认)。					
	如果 a 为 0,选择快速操作存储区。如果 a 为 1,使用 BSR 选择 GPR 存储区(默认)。					
	如果 a 为 0 且使能了扩展指令集,只要 f ≤ 95 (5Fh),指令就将以立即数变址寻址模式进行操作。详细信息,请参见第 23.2.3 节 "立即数变址寻址模式中面向字节和面向位的指令"。					
指令字数:	1					
指令周期数:	1					
Q 周期操作:						
Q1	Q2 Q3 Q4					
译码	读寄存器f	处理数		写入 示寄存器		
	•					

ANDWF

17h C2h

02h C2h REG, 0, 0

ВС	进位则跳转	;					
语法:	BC n						
操作数:	-128 ≤ n ≤	-128 ≤ n ≤ 127					
操作:		如果进位标志位为 1, (PC) + 2 + 2n → PC					
受影响的状态位:	无						
机器码:	1110	0010	nnnn	nnnn			
说明:	如果进位标	志位为 1	,程序将	跳转。			
₩. A <i>C</i> ₩.	"2n"(以二进制补码表示)与 PC 相加。由于 PC 将递增以便取出下一条指令,所以新地址将为 PC + 2 + 2n。该指令为一条双周期指令。						
指令字数:	1						
指令周期数:	1(2)						
Q 周期操作: 如果跳转:							
Q1	Q2	Q3		Q4			
译码	读立即数 n	处理数	据写	入PC			
空操作	空操作	空操作	宇 3	空操作			
如果不跳转:							
Q1	Q2 Q3 Q4						
译码	读立即数 n 处理数据 空操作						
<u>示例:</u>	HERE	BC 5	5				

执行指令前
PC = 地址 (HERE)
执行指令后
如果进位标志位 = 1;
PC = 地址 (HERE + 12)
如果进位标志位 = 0;
PC = 地址 (HERE + 2)

<u>示例:</u>

执行指令前 W REG

执行指令后 W REG

BCF	将f寄存器	将f寄存器中的某位清零			
语法:	BCF f, b	{,a}			
操作数:	$0 \le f \le 255$ $0 \le b \le 7$ $a \in [0,1]$				
操作:	$0 \rightarrow f < b >$				
受影响的状态位:	无				
机器码:	1001	bbba	ffff	ffff	
说明:	将寄存器 f 中的位 b 清零。				
	如果 a 为 0,选择快速操作存储区。如果 a 为 1,使用 BSR 选择 GPR 存储区(默认)。				
	如果 a 为 0 且使能了扩展指令集,只要 f ≤ 95 (5Fh),指令就将以立即数变址 寻址模式进行操作。详细信息,请参见 第 23.2.3 节 "立即数变址寻址模式中面向字节和面向位的指令"。				
指令字数:	1				
指令周期数:	1				
Q 周期操作:					
Q1	Q2	Q3	3	Q4	
译码	读寄存器f	处理数	好 写	寄存器 f	

<u>示例:</u> BCF FLAG_REG, 7,0

执行指令前

FLAG_REG = C7h

执行指令后

 $FLAG_REG = 47h$

 BN
 为负则跳转

 语法:
 BN n

操作数: -128 ≤ n ≤ 127 操作: 如果负标志位为 1,

 $(PC) + 2 + 2n \rightarrow PC$

受影响的状态位: 无

机器码: 1110 0110 nnnn nnnn

说明: 如果负标志位为 1,程序将跳转。

"2n"(以二进制补码表示)与PC相加。由于PC将递增以便取出下一条指令,所以新地址将为PC+2+2n。该指

令为一条双周期指令。

指令字数: 1 指令周期数: 1(2)

Q 周期操作: 如果跳转:

Q1	Q2	Q3	Q4
译码	读立即数 n	处理数据	写入 PC
空操作	空操作	空操作	空操作

如果不跳转:

Q1	Q2	Q3	Q4
译码	读立即数 n	处理数据	空操作

示例: HERE BN Jump

执行指令前

PC = 地址 (HERE)

执行指令后

如果负标志位 = 1;

PC = 地址 (Jump)

如果负标志位 = 0;

PC = 地址 (HERE + 2)

BNC	无进位则别	转			
语法:	BNC n				
操作数:	-128 ≤ n ≤	127			
操作:		如果进位标志位为 0, $(PC) + 2 + 2n \rightarrow PC$			
受影响的状态位:	无				
机器码:	1110	1110 0011 nnnn nnnn			
说明:	如果进位标	如果进位标志位为 0,程序将跳转。			
	"2n"(以加。由于 F令,所以新令为一条双	C 将递增 地址将为	以便取出 PC + 2 +	下一条指	
指令字数:	1				
指令周期数:	1(2)				
Q 周期操作: 如果跳转:					
Q1	Q2	Q3	<u> </u>	Q4	
译码	读立即数 n	处理数	(据 写	i入 PC	
空操作	空操作	空操	作	空操作	
如果不跳转:					

<u>示例:</u>	HERE	BNO	C Jump
执行指令前 PC 执行指令后	=	地址(HERE)
PC	立标志位 =	地址 (1;	Jump) HERE + 2)

Q2

读立即数 n

Q1 译码 Q3

处理数据

Q4

空操作

BNN	不为负则跳	转			
语法:	BNN n				
操作数:	-128 ≤ n ≤ ′	127			
操作:		如果负标志位为 0, (PC) + 2 + 2n \rightarrow PC			
受影响的状态位:	无				
机器码:	1110	1110 0111 nnnn nnnn			
说明:	如果负标志	如果负标志位为 0,程序将跳转。			
	加。由于 P 令,所以新	"2n"(以二进制补码表示)与 PC 相加。由于 PC 将递增以便取出下一条指令,所以新地址将为 PC + 2 + 2n。该指令为一条双周期指令。			
指令字数:	1				
指令周期数:	1(2)				
Q 周期操作: 如果跳转:					
Q1	Q2	Q3		Q4	
译码	读立即数 n	处理数	[据 写	入PC	
空操作	空操作	空操作	乍	它操作	
如果不跳转:					
Q1	Q2	Q3		Q4	
译码	读立即数 n	处理数	[据 2	它操作	

вио	V	不溢出则跳转					
语法:	:	BNOV n	BNOV n				
操作	数:	-128 ≤ n ≤	$-128 \le n \le 127$				
操作:	:		如果溢出标志位为 0, (PC) + 2 + 2n → PC				
受影	响的状态位:	无					
机器	冯:	1110	1110 0101 nnnn nnnn				
说明:	:	如果溢出标	如果溢出标志位为 0,程序将跳转。				
"2n"(以二进制补码表示)与 PC 相加。由于 PC 将递增以便取出下一条等令,所以新地址将为 PC + 2 + 2n。该令为一条双周期指令。				下一条指			
指令	字数:	1	1				
指令	周期数:	1(2)	1(2)				
/ -	期操作: 跳转:						
	Q1	Q2	Q3		Q4		
	译码	读立即数 n	处理数	(据 望	引入 PC		
	空操作	空操作	空操作 空操作 空操作				
如果	:不跳转:						
	Q1	Q2	Q3		Q4		

<u>示例:</u>	HERE	В	NOV Jump	
执行指令前 PC 执行指令后	=	地址	(HERE)	
如果溢出 PC 如果溢出 PC			(Jump) (HERE + 2)

读立即数 n

处理数据

空操作

译码

BNZ		不为零则跳	转				
语法:	•	BNZ n					
操作	数:	$-128 \le n \le$	127				
操作	:	如果全零标 (PC) + 2 +					
受影	响的状态位:	无					
机器	码:	1110	0001	nnnn	nnnn		
说明:	:	如果全零标	志位为 0	,程序将踢	兆转。		
指令	字数:	"2n"(以 加。由于 P 令,所以新 令为一条双 1	C 将递增 地址将为	以便取出 PC + 2 +	下一条指		
指令	周期数:	1(2)	1(2)				
, .]期操作: - - - - - - - -						
	Q1	Q2	Q3		Q4		
	译码	读立即数 n	处理数	据写	入 PC		
	空操作	空操作	空操作	乍	它操作		
如果	!不跳转:						
	Q1	Q2	Q3		Q4		
	译码	读立即数 n	处理数	据	2操作		
<u>示例:</u>	-	HERE	BNZ	Jump			
	执行指令前 PC	= 地	址(HER	E)			

BRA	无条件跳车	ŧ			
语法:	BRA n				
操作数:	-1024 ≤ n :	≤ 1023			
操作:	(PC) + 2 +	$(PC) + 2 + 2n \rightarrow PC$			
受影响的状态位:	无				
机器码:	1101	0nnn	nnnn	nnnn	
说明:	"2n"(以 加。由于 F 令,所以新 令为一条双	PC 将递增 所地址将为	以便取出 PC + 2 +	下一条指	
指令字数:	1				
指令周期数:	2				
Q 周期操作:					

 示例:
 HERE
 BRA
 Jump

 执行指令前
 PC
 = 地址(HERE)

 执行指令后
 PC
 = 地址(Jump)

Q2

读立即数 n

空操作

Q3

处理数据

空操作

Q4

写入 PC

空操作

Q1

译码

空操作

BSF	将f寄存器	将 f 寄存器中的某位置 1				
语法:	BSF f, b	{,a}				
操作数:	$0 \le f \le 255$ $0 \le b \le 7$ $a \in [0,1]$					
操作:	$1 \rightarrow \text{f}$					
受影响的状态位:	无					
机器码:	1000	bbba	ffff	ffff		
说明:	将寄存器f	的位b置	1.			
		如果 a 为 0,选择快速操作存储区。如 果 a 为 1,使用 BSR 选择 GPR 存储区 (默认)。				
	f ≤ 95 (5F 寻址模式进 第 23.2.3 [†]	如果 a 为 0 且使能了扩展指令集,只要 f ≤ 95 (5Fh),指令就将以立即数变址寻址模式进行操作。详细信息,请参见 第 23.2.3 节 "立即数变址寻址模式中面向字节和面向位的指令"。				
指令字数:	1					
指令周期数:	1					
Q 周期操作:						
Q1	Q2	Q3	3	Q4		
译码	读寄存器f	处理数	7据 写	寄存器f		

示例: BSF FLAG_REG, 7, 1

执行指令前

FLAG_REG = 0Ah

执行指令后

FLAG_REG = 8Ah

BTFSC	测试寄存器中	中的位,为 0 则	跳过	BTFSS		测试寄存器中	中的位,为1贝	小跳过
语法:	BTFSC f, b	{,a}		语法:		BTFSS f, b {	,a}	
操作数:	$0 \le f \le 255$ $0 \le b \le 7$ $a \in [0,1]$			操作数:		$0 \le f \le 255$ $0 \le b < 7$ $a \in [0,1]$		
操作:	如果 (f) =	• 0,则跳过		操作:		如果 (f) =	= 1,则跳过	
受影响的状态位:	无			受影响的状	· 态位:	无		
机器码:	1011	bbba ff	ff ffff	机器码:		1010	bbba ff	ff ffff
说明:	指令。即在 b (执行当前指	的位 b 为 0, 0 位为 0 时,丢 1令期间取的指 令,使该指令3	弃下一条指令 令)转而执行	说明:		指令。即在 I (执行当前指	的位 b 为 1, o 位为 1 时, 多 f令期间取的指 令,使该指令 ⁸	医弃下一条指令 令)转而执行
		选择快速操作 BSR 选择 GP	存储区。如果 R 存储区 (默					存储区。如果 PR 存储区 (默
	f ≤ 95 (5FI 寻址模式进 第 23.2.3 节	且使能了扩展 n),指令就将 厅操作。详细作 " 立即数变均 面向位的指令"	以立即数变址 言息,请参见 Ŀ寻址模式中			f ≤ 95 (5F 址寻址模式: 见 第 23.2.3	h),指令就将	细信息,请参 变址寻址模式
指令字数:	1	.,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,		指令字数:		1		•
指令周期数:		跳过的指令后i 则执行 BTFSC		指令周期数	ί:		则执行 BTFS	后面跟有 2 字指 s 需要 3 个周
Q 周期操作:				Q周期操作	作:			
Q1	Q2	Q3	Q4		Q1	Q2	Q3	Q4
译码	读寄存器f	处理数据	空操作	<u> </u>	泽码	读寄存器f	处理数据	空操作
如果跳过:	00	00	04	如果跳过:		00	00	04
Q1 空操作	Q2 空操作	Q3 空操作	Q4 空操作		Q1 操作	Q2 空操作	Q3 空操作	Q4 空操作
如果跳过的指令后			工採作			工採正 ī跟有 2 字指令		工採作
Q1	Q2	Q3	Q4		Q1	Q2	Q3	Q4
空操作	空操作	空操作	空操作	空	操作	空操作	空操作	空操作
空操作	空操作	空操作	空操作	空	操作	空操作	空操作	空操作
示例:	HERE BI FALSE : TRUE :		;, 1, O	<u>示例:</u>		HERE BY FALSE : TRUE :	rfss flag	G, 1, 0
执行指令前 PC 执行指令后 如果 FLA PC 如果 FLA	G<1>= 0; = 地却	(HERE)		以 执行打	指令前 PC 指令后 如果 FLAG PC	S<1>= 0; = 地均	(HERE)	
如来 FLA PC		(FALSE)		3	如果 FLAC PC		t (TRUE)	

BTG	将f中的某	将f中的某位取反			
语法:	BTG f, b {,	a}			
操作数:	$0 \le f \le 255$ $0 \le b < 7$ $a \in [0,1]$				
操作:	$(\overline{f < b >}) \rightarrow f$				
受影响的状态位:	无				
机器码:	0111	bbba	ffff	ffff	
说明:	将数据存储	诸单元 f 中的	的位 b 取员	乏。	
		如果 a 为 0,选择快速操作存储区。如 果 a 为 1,使用 BSR 选择 GPR 存储区 (默认)。			
	f≤95 (5l 寻址模式边 第 23.2.3	如果 a 为 0 且使能了扩展指令集,只要 f ≤ 95 (5Fh),指令就将以立即数变址寻址模式进行操作。详细信息,请参见 第 23.2.3 节 "立即数变址寻址模式中面向字节和面向位的指令"。			
指令字数:	1				
指令周期数:	1				
Q 周期操作:					
Q1	Q2	Q3		Q4	
译码	读寄存器f	处理数	据写	寄存器 f	

示例: BTG PORTC, 4,0

执行指令前:

PORTC = 0111 0101 [75h]

执行指令后:

PORTC = 0110 0101 [65h]

BOV	溢出则跳转	:		
语法:	BOV n			
操作数:	-128 ≤ n ≤	127		
操作:	如果溢出标 (PC) + 2 +	,		
受影响的状态位:	无			
机器码:	1110	0100	nnnn	nnnn
说明:	如果溢出标	志位为1	,程序将	跳转。
	"2n"(以5 加。由于 P 令,所以新 令为一条双	C 将递增 地址将为	以便取出 PC + 2 +	下一条指
指令字数:	1			
指令周期数:	1(2)			
Q 周期操作: 如果跳转:				
Q1	Q2	Q3		Q4
译码	读立即数 n	处理数	据 5	引入 PC
空操作	空操作	空操作	乍 :	空操作
如果不跳转:				

 示例:
 HERE
 BOV Jump

 执行指令前
 PC
 = 地址(HERE)

 执行指令后
 如果溢出标志位 = 1:
 PC
 = 地址(Jump)

 如果溢出标志位 = 0:
 0:

PC

Q2

读立即数 n

Q1 译码 Q3

处理数据

= 地址 (HERE + 2)

Q4

空操作

BZ	为零则跳车	ŧ			
语法:	BZ n				
操作数:	-128 ≤ n ≤	127			
操作:	如果全零标志位为 1, (PC) + 2 + 2n → PC				
受影响的状态位:	无				
机器码:	1110	0000	nnnn	nnnn	
说明:	如果全零板	示志位为 1	,程序将距	兆转。	
	加。由于 F 令,所以新	"2n"(以二进制补码表示)与PC相加。由于PC将递增以便取出下一条指令,所以新地址将为PC+2+2n。该指令为一条双周期指令。			
指令字数:	1				
指令周期数:	1(2)				
Q 周期操作: 如果跳转:					
Q1	Q2	Q3	3	Q4	

	译码	读立即数n	处理数据	写入 PC			
空操作		空操作	空操作	空操作			
如果不跳转:							
	Q1	Q1 Q2		Q4			
	译码	读立即数 n	处理数据	空操作			

示例: HERE BZ Jump

执行指令前

PC = 地址 (HERE)

执行指令后

如果全零标志位= 1;

PC = 地址 (Jump)

如果全零标志位= 0;

PC = 地址 (HERE + 2)

CALL		调用子程序	F		
语法:		CALL k {	,s}		
操作数:		$0 \le k \le 104$ $s \in [0,1]$	48575		
操作:		$(PC) + 4 - k \rightarrow PC < 2$ 如果 $s = 1$ $(W) \rightarrow WS$ $(STATUS)$ $(BSR) \rightarrow E$	0:1> ; S, → STATU	JSS,	
受影响的壮	犬态位:	无			
机器码: 第一个字 第二个字	(k<7:0>) (k<19:8>)	1110 1111	110s k ₁₉ kkk	k ₇ kkk kkkk	kkkk ₀ kkkk ₈
>10		_		,	U

说明:

可在整个 2 MB 的存储器范围内进行子程序调用。首先,将返回地址(PC + 4)压入返回堆栈。如果 s=1,还会将 W、STATUS 和 BSR 寄存器的内容存入它们各自的影子寄存器 WS、STATUSS 和 BSRS。如果 s=0,将不会进行任何更新(默认)。然后,将 20 位的值 k 装入 PC<20:1>。 CALL 是一条双周期指

指令字数: 2 指令周期数: 2

Q 周期操作:

Q1	Q2	Q3	Q4
译码	读立即数 k<7:0>	将 PC 压入 堆栈	读立即数 k<19:8>, 写入 PC
空操作	空操作	空操作	空操作

示例: HERE CALL THERE,1

执行指令前

PC = 地址 (HERE)

执行指令后

PC = 地址 (THERE) TOS = 地址 (HERE + 4) WS = W

BSRS = BSR STATUSS = STATUS

CLRF	将f清零					
语法:	CLRF f{	,a}				
操作数:	$0 \le f \le 255$ $a \in [0,1]$					
操作:	$\begin{array}{c} 000h \rightarrow f, \\ 1 \rightarrow Z \end{array}$					
受影响的状态位:	Z					
机器码:	0110	101a	ffff	ffff		
说明:	清零指定寄	存器的内]容。			
		如果 a 为 0,选择快速操作存储区。如果 a 为 1,使用 BSR 选择 GPR 存储区(默认)。				
	f≤95(5F 寻址模式进 第 23.2.3 ⁼	如果 a 为 0 且使能了扩展指令集,只要 f ≤ 95 (5Fh),指令就将以立即数变址寻址模式进行操作。详细信息,请参见 第 23.2.3 节 "立即数变址寻址模式中面向字节和面向位的指令"。				
指令字数:	1					
指令周期数:	1					
Q 周期操作:						
Q1	Q2	Q3	3	Q4		
译码	读寄存器f	处理数	対据 写	寄存器 f		

CLRF FLAG_REG,1

执行指令前

示例:

 $FLAG_REG = 5Ah$

执行指令后

 $FLAG_REG = 00h$

CLR	RWDT 将看门狗定时器清零						
语法:		CLRWDT					
操作数	数 :	无					
操作:							
受影响	向的状态位:	TO 和 PD	TO 和 PD				
机器码	马:	0000	0000	0000	0100		
说明:		CLRWDT指 频器。状态			寸器及其后分 1 。		
指令等	字数:	1	1				
指令月	問期数:	1	1				
Q 周	期操作:						
	Q1	Q2	Q3		Q4		
	译码	空操作	处理数	(据	空操作		

<u>示例:</u> CLRWDT

执行指令前

WDT 计数器 = ?

执行指令后

 WDT 计数器
 = 00h

 WDT 后分频器
 = 0

 TO
 = 1

 PD
 = 1

COMF	对f取反				
语法:	COMF f	{,d {,a}}			
操作数:	$0 \le f \le 255$ $d \in [0,1]$ $a \in [0,1]$				
操作:	$\overline{f} \to dest$				
受影响的状态位:	N和Z				
机器码:	0001	11da	ffff	ffff	
说明:	将寄存器 f 结果存储在 回寄存器 f	W中。t	印果 d 为 1		
	如果 a 为 0,选择快速操作存储区。如果 a 为 1,使用 BSR 选择 GPR 存储区(默认)。				
	如果 a 为 0 且使能了扩展指令集,只要 f ≤ 95 (5Fh),指令就将以立即数变址 寻址模式进行操作。详细信息,请参见 第 23.2.3 节 "立即数变址寻址模式中面 向字节和面向位的指令"。				
指令字数:	1				
指令周期数:	1				
Q 周期操作:					
Q1	Q2	Q3		Q4	
译码	读寄存器 f	处理数		写入 示寄存器	
<u>示例:</u>	COMF	REG,	0, 0		
执行指令前 REG	= 13h				
执行指令后 REG W	= 13h = ECh				

CPFSEQ	比较f和W	,如果 f = W J	则跳过			
语法:	CPFSEQ	f {,a}				
操作数:	$0 \le f \le 255$ $a \in [0,1]$					
操作:	(f) – (W), 如果 (f) = (V (无符号比					
受影响的状态位:	无					
机器码:	0110	001a ff:	ff ffff			
说明:		符号的减法, 与 W 的内容作				
		如果 f = W,则所取的指令被丢弃并执行一条 NOP 指令,使该指令成为双周期指令。				
		,选择快速操作 使用 BSR 选择				
	f≤95 (5Fl 寻址模式进 第 23.2.3 节	且使能了扩展 n),指令就将 行操作。详细f " 立即数变划 向位的指令"。	以立即数变址			
指令字数:	1					
指令周期数: Q 周期操作:		跳过的指令后 则执行 CPFSE 。				
Q / 向 	Q2	Q3	Q4			
译码	读寄存器f	处理数据	空操作			
如果跳过: Q1	Q2	Q3	Q4			
空操作	空操作	空操作	空操作			
如果跳过的指令后			1.7/(1)			
Q1	Q2	Q3	Q4			
空操作	空操作	空操作	空操作			
空操作	空操作	空操作	空操作			
示例:	HERE NEQUAL EQUAL	CPFSEQ REG	÷, 0			
执行指令前 PC 地址 W REG 执行指令后	= HE = ? = ?	RE				
如果 REG 如果 REG 如果 REG 如果 REG PC	= 地: 6 ≠ W	址 (EQUAL)				

CPFSGT	比较f和W	,如果 f > W]	则跳过			
语法:	CPFSGT	f {,a}				
操作数:	$0 \le f \le 255$ a $\in [0,1]$					
操作:	(f) - (W),					
JK 11 •	如果 (f) > (\ (无符号比)					
受影响的状态位:	无					
机器码:	0110	010a ff:	ff ffff			
说明:		通过执行无符号的减法,将数据存储单元f的内容与W的内容作比较。				
		则所取的指令 (令,使该指令				
	,, r - , , ·	如果 a 为 0,选择快速操作存储区。如果 a 为 1,使用 BSR 选择 GPR 存储区(默认)。				
	f ≤ 95 (5Fl 寻址模式进 第 23.2.3 节	且使能了扩展 n),指令就将 行操作。详细 f "立即数变均 向位的指令"。	以立即数变址 信息,请参见 Ł寻址模式中面			
指令字数:	1					
指令周期数:	1(2)					
	指	果跳过的指令原令,则执行 CP 司期。				
Q 周期操作: Q1	Q2	00	04			
译码	读寄存器 f	Q3 处理数据	Q4 空操作			
如果跳讨:	以可行命	处连数值	工採作			
如 不 助过: Q1	Q2	Q3	Q4			
空操作	空操作	空操作	空操作			
如果跳过的指令后			1.1/4/1			
Q1	Q2	Q3	Q4			
空操作	空操作	空操作	空操作			
空操作	空操作	空操作	空操作			
<u>示例:</u>	HERE	CPFSGT RE	EG, 0			
	MADDAMED					

NGREATER : GREATER

执行指令前

PC W 地址 (HERE) ?

执行指令后

如果 REG > = W:

地址 (GREATER) PC

如果 REG ≤ W;

PC 地址 (NGREATER)

CPFSLT	比较f和V	V,如果 f	<w th="" 则跳<=""><th>耳</th></w>	耳
语法:	CPFSLT	f {,a}		
操作数:	$0 \le f \le 255$ $a \in [0,1]$	j		
操作:	(f) – (W), 如果 (f) < ([W),则跳	公过 (无符	号比较)
受影响的状态位:	无			
机器码:	0110	000a	ffff	ffff
说明:		通过执行无符号的减法,将数据存储单元 f 的内容与 W 的内容作比较。		
	如果 f < W,则所取的指令被丢弃并执行一条 NOP 指令,使该指令成为双周期指令。			
	如果 a 为 (果 a 为 1, (默认)。			
指令字数:	1			
指今周期粉.	1(2)			

指令周期数:

注: 如果跳过的指令后面跟有2字指

令,则执行 CPFSLT 需要 3 个

周期。

Q周期操作:

	Q1	Q2	Q3	Q4	
	译码	读寄存器f	处理数据	空操作	
加果	跳计.				

Q1	Q2	Q3	Q4
空操作	空操作	空操作	空操作

如果跳过的指令后面跟有 2 字指令:

Q1	Q2	Q3	Q4
空操作	空操作	空操作	空操作
空操作	空操作	空操作	空操作

示例: CPFSLT REG, 1 HERE

LESS

执行指令前

PC 地址 (HERE) W

执行指令后

如果 REG < W;

PC 地址 (LESS) =

如果 REG ≥

PC 地址 (NLESS)

DAW	对 W 寄存器	对 W 寄存器进行十进制调整				
语法:	DAW	DAW				
操作数:	无	无				
操作:	(W<3:0>) + 否则	如果 [W<3:0> > 9] 或 [DC = 1],则 (W<3:0>) + 6 → W<3:0>; 否则 (W<3:0>) → W<3:0>				
	如果 [W<7:4> > 9] 或 [C = 1],则 (W<7:4>) + 6 \rightarrow W<7:4>; C = 1; 否则 (W<7:4>) \rightarrow W<7:4>					
受影响的状态位:	С					
机器码:	0000	0000	0000	0111		
说明:	DAW 指令调 两个压缩 B 生一个正确	CD 格式的	的变量之	和,并产		
指令字数:	1					
指令周期数:	1					
Q 周期操作:						
Q1	Q2	Q3		Q4		
译码	读寄存器 W	处理数	[据	写W		

<u>例 1:</u>	DA	W
执行指令前 W C DC	= = =	A5h 0
执行指令后 W C DC	= = =	05h 1 0
例 2:		
执行指令前 W C DC	= = =	CEh 0 0
执行指令后 W C DC	= = =	34h 1 0

DECF	f减1					
语法:	DECF f{,c	d {,a}}				
操作数:	$0 \le f \le 255$ $d \in [0,1]$ $a \in [0,1]$	d ∈ [0,1]				
操作:	(f) – 1 \rightarrow de	$(f) - \mathtt{1} \to dest$				
受影响的状态位:	C DC N	C、DC、N、OV和Z				
机器码:	0000	0000 01da ffff ffff				
说明:	将寄存器 f 的内容减 1。如果 d 为 0,结果存储在 W 中。如果 d 为 1,结果存回寄存器 f (默认)。					
	如果 a 为 0,选择快速操作存储区。如果 a 为 1,使用 BSR 选择 GPR 存储区(默认)。					
	如果 a 为 0 且使能了扩展指令集,只要 f ≤ 95 (5Fh),指令就将以立即数变址 寻址模式进行操作。详细信息,请参见 第 23.2.3 节 "立即数变址寻址模式中面向字节和面向位的指令"。					
指令字数:	1					
指令周期数:	1	1				
Q 周期操作:						
Q1	Q2	Q3	Q4			
译码	读寄存器f	处理数据	写入 目标寄存器			

DECFSZ	f减1,为0	则跳过		DCFSNZ		f减1,非0	则跳过	
语法:	DECFSZ f{	,d {,a}}		语法:		DCFSNZ	f {,d {,a}}	
操作数:	$0 \le f \le 255$ $d \in [0,1]$ $a \in [0,1]$			操作数:		$0 \le f \le 255$ $d \in [0,1]$ $a \in [0,1]$		
操作:	(f) - 1 → des 如果结果 = 0			操作:		(f) – 1 → de 如果结果 ≠		
受影响的状态位:	无			受影响的	状态位:	无		
机器码:	0010	llda fff	f ffff	机器码:		0100	11da ff:	ff ffff
说明:	将寄存器 f 的 结果存储在 V 回寄存器 f (V 中。如果 d	口果 d 为 0, 为 1,结果存	说明:				□果 d 为 0, l 为 1,结果存
	如果结果为 C 执行一条 NOI 期指令。		似的指令转而 指令成为双周				为 0,则丢弃 NOP 指令,使	已取的指令转 [该指令成为双
	如果 a 为 0, 果 a 为 1, 使 (默认)。		作存储区。如 E GPR 存储区					作存储区。如 译 GPR 存储区
	f≤95 (5Fh)),指令就将 f操作。详细("立即数变址				f≤95 (5FI 寻址模式进 第 23.2.3 节	1),指令就将	
指令字数:	1			指令字数	:	1		
指令周期数:		则执行 DECFS	面跟有 2 字指 3 Z 需要 3 个	指令周期	数:	指令	果跳过的指令原令,则执行 DE 周期。	
Q 周期操作:	, 4,,,,			Q周期搜	桑作:	. ,	4///4-	
Q1	Q2	Q3	Q4		Q1	Q2	Q3	Q4
译码	读寄存器f	处理数据	写入 目标寄存器		译码	读寄存器f	处理数据	写入 目标寄存器
如果跳过:			_	如果跳过				
Q1	Q2	Q3	Q4	_	Q1	Q2	Q3	Q4
空操作	空操作	空操作	空操作		空操作 * **** * * =	空操作	空操作	空操作
如果跳过的指令后 Q1	回取付 2 子指令 Q2	·: Q3	Q4	如未述及	1的指令后 Q1	面跟有 2 字指≈ Q2	₹: Q3	Q4
空操作	空操作	空操作	空操作	3		空操作	空操作	空操作
空操作	空操作	空操作	空操作		空操作	空操作	空操作	空操作
<u>示例:</u>	HERE CONTINUE	DECFSZ GOTO	CNT, 1, 1 LOOP	<u>示例:</u>		ZERO	OCFSNZ TEI :	MP, 1, 0
执行指令前 PC 执行指令后 CNT 如果 CN' PC 如果 CN' PC	= 地址(HI = CNT - 1 T = 0; = 地址(CC T ≠ 0;	ERE) ONTINUE) ERE + 2)			T指令前 TEMP T指令后 TEMP 如果 TE 如果 TE 如果 TE PC	= MP = MP ≠	? TEMP - 1, 0; 地址 (ZER 0; 地址 (NZE	

GOTO		无条件跳	栲		
语法:		GOTO k			
操作数:		$0 \le k \le 10$	48575		
操作:		$k \rightarrow PC < 2$	20:1>		
受影响的		无			
机器码:					
	(k<7:0>)	1110	1111	k ₇ kkk	kkkk ₀
第二个字	(k<19:8>)	1111	k ₁₉ kkk	kkkk	kkkk ₈
说明:			▶允许无条 国由的任何		

存储器范围中的任何位置。将 20 位值 k 装入 PC<20:1>。 GOTO 始终为双周期

指令。

指令字数: 2 指令周期数: 2

Q周期操作:

Q1	Q2	Q3	Q4
译码	读立即数 k<7:0>	空操作	读立即数 k<19:8>,
			写入 PC
空操作	空操作	空操作	空操作

GOTO THERE 示例:

执行指令后

PC = 地址 (THERE)

INCF	f加 1				
语法:	INCF f{	INCF f {,d {,a}}			
操作数:	$0 \le f \le 255$ $d \in [0,1]$ $a \in [0,1]$	5			
操作:	(f) + 1 \rightarrow	dest			
受影响的状态位:	C、DC、	N、OV	和 Z		
机器码:	0010	10da	ffff	ffff	
说明:	果存储在 ' 寄存器 f	将寄存器 f 的内容加 1。如果 d 为 0,结果存储在 W 中。如果 d 为 1,结果存回寄存器 f (默认)。			
	,,	0,选择快 使用 BSI			
	f≤95(5 寻址模式↓ 第 23.2.3	0 且使能了 Fh),指令 进行操作。 节"立即 面向位的指	就将以立 详细信息 数变址寻 址	即数变址	
指令字数:	1				
指令周期数:	1				
Q 周期操作:					
01	Ω2	03	!	\cap 4	

Q1	Q2	Q3	Q4
译码	读寄存器f	处理数据	写入 目标寄存器

INCF CNT, 1, 0 示例: 执行指令前 CNT Z C DC FFh = 执行指令后 CNT Z C DC 00h 1 1 1

INCFSZ	f加 1,为() 则跳过		INFSN	Z	f加1,非() 则跳过	
语法:	INCFSZ f	{,d {,a}}		语法:		INFSNZ f	{,d {,a}}	
操作数:	0 ≤ f ≤ 255			操作数	:	$0 \leq f \leq 255$		
2011 20.	$d \in [0,1]$					d ∈ [0,1]		
	a ∈ [0,1]					a ∈ [0,1]		
操作:	(f) + 1 → de 如果结果 =			操作:		(f) + 1 → de 如果结果 ≠		
受影响的状态位:	无			受影响	的状态位:	无		
机器码:	0011	11da ff	ff ffff	机器码	:	0100	10da ff	ff ffff
		/中。如果 d 🧦	如果 d 为 0,结 为 1,结果存回	说明:			/中。如果 d 为	如果 d 为 0,结 为 1,结果存回
	如果结果为	0,则丢弃已	取的指令转而 该指令成为双周				为 0,则丢弃 NOP 指令,使	已取的指令转 5该指令成为双
	如果 a 为 0 果a为 1,		作存储区。如 译 GPR 存储区				,选择快速操 使用 BSR 选择	作存储区。如 译 GPR 存储区
	f≤95 (5F 寻址模式进 第 23.2.3 †	h),指令就将 行操作。详细	指令集,只要 }以立即数变址 信息,请参见 止寻址模式中面 。	指令字	₩tr	f ≤ 95 (5F 寻址模式进 第 23.2.3 节	h),指令就将 行操作。详细	指令集,只要 以立即数变址 信息,请参见 止寻址模式中面
旨令字数:	1			指令周		1(2)		
指令周期数:	指	令,则执行 エュ	后面跟有 2 字 NCFSZ 需要 3	1日 マ /中	991 4 X:	注: 如果	则执行 INFS	后面跟有 2 字指 NZ 需要 3 个周
	个	周期。		Q 周期	操作:			
Q 周期操作:					Q1	Q2	Q3	Q4
Q1	Q2	Q3	Q4		译码	读寄存器f	处理数据	写入
译码	读寄存器f	处理数据	写入 目标寄存器	L				目标寄存器
			目你可什品	如果剐		00	00	0.4
如木奶过: Q1	Q2	Q3	Q4		Q1	Q2	Q3	Q4
空操作	空操作	空操作	空操作	/ EE EU	空操作	空操作	空操作	空操作
如果跳过的指令后			工环下	如果的		后面跟有 2 字指· Q2	∜: Q3	Q4
Q1	Q2	Q3	Q4		Q1	1	1	I
空操作	空操作	空操作	空操作		空操作 空操作	空操作 空操作	空操作 空操作	空操作 空操作
空操作	空操作	空操作	空操作		工採下	工1米1下	工採旧	工採F
示例:	HERE NZERO	INCFSZ C	NT, 1, 0	<u>示例:</u>		HERE ZERO NZERO	INFSNZ REG	G, 1, 0
	ZERO	:		执	行指令前			
执行指令前 PC 执行指令后	= 地址 (HERE)		执	PC 行指令后 REG	= 地址(= REG+		
执行指令后 CNT	= CNT +	1			如果 RE	EG≠ 0;		
#□田 CNI	T - 0				PC	= 抽址(1	MZEBO)	

PC

如果 REG=

地址 (NZERO)

地址 (ZERO)

0;

如果 CNT =

如果 CNT≠

地址 (ZERO)

0; 地址(NZERO)

PC

IORLW	将立即数与 W 作逻辑或运算				
语法:	IORLW k	IORLW k			
操作数:	$0 \le k \le 255$	5			
操作:	(W) .OR. k	$i \to W$			
受影响的状态位:	N和Z				
机器码:	0000	1001	kkk	k	kkkk
说明:	将 W 的内容与 8 位立即数 k 进行逻辑或运算。结果存储在 W 寄存器中。				
指令字数:	1				
指令周期数:	1				
Q 周期操作:					
Q1	Q2	Q3	3		Q4
译码	读立即数k	处理数	対据	Ē	豸入 W
<u>示例:</u>	IORLW	35h			
执行指令前 W	= 9Ah				
执行指令后 W	= BFh				

IORV	VF	将W与f作	≅逻辑或运算			
语法:		IORWF 1	[:] {,d {,a}}			
操作	数:	$0 \le f \le 255$ $d \in [0,1]$ $a \in [0,1]$	d ∈ [0,1]			
操作:	:	(W) .OR.(f)	$\rightarrow \text{dest}$			
受影	响的状态位:	N和Z				
机器	码:	0001	00da fi	ff ffff		
说明:	:	将 W 的内容与寄存器 f 的内容进行逻辑 或运算。如果 d 为 0,结果存储在 W 中。如果 d 为 1,结果存回寄存器 f (默认)。				
		, , ,		作存储区。如 择 GPR 存储区		
		如果 a 为 0 且使能了扩展指令集,只要 f ≤ 95 (5Fh),指令就将以立即数变址 寻址模式进行操作。详细信息,请参见 第 23.2.3 节 "立即数变址寻址模式中面 向字节和面向位的指令"。				
指令	字数:	1				
指令	周期数:	1				
Q 周	期操作:					
	Q1	Q2	Q3	Q4		
	译码	读寄存器 f	处理数据	写入 目标寄存器		

<u>示例:</u>

执行指令前
RESULT = 13h
W = 91h
执行指令后
RESULT = 13h
W = 93h

LFSR	载入 FSR			
语法:	LFSR f, k			
操作数:	$0 \le f \le 2$ $0 \le k \le 409$	95		
操作:	$k \to FSRf$			
受影响的状态位:	无			
机器码:	1110 1111	1110 0000	00ff k ₇ kkk	k ₁₁ kkk kkkk
说明:	将 12 位立 l 择寄存器。	即数k载	入f所指向	的文件选
指令字数:	2			
指令周期数:	2			
○ 国期場状				

Q 周期操作:

Q1	Q2	Q3	Q4
译码	读立即数k	处理数据	将立即数 k
	的 MSB		的 MSB 写入 FSRfH
译码	读立即数k	处理数据	将立即数k
	的 LSB		的 LSB 写入 FSRfL

<u>示例:</u> LFSR 2, 3ABh

执行指令后 FSR2H FSR2L 03h ABh

MOV	'F	移动f				
语法:	:	MOVF f	MOVF f {,d {,a}}			
操作	数:	$0 \le f \le 255$ $d \in [0,1]$ $a \in [0,1]$				
操作	ŧ	$f \to \text{dest}$				
受影	响的状态位:	N和Z				
机器	码:	0101	00da	ffff	ffff	
说明:	:	目标单元。 中。如果 d (默认)。 任何单元。 如果 a 为 1, (默认)。	如果 a 为 0,选择快速操作存储区。如果 a 为 1,使用 BSR 选择 GPR 存储区			
		寻址模式进 第 23.2.3 ³ 向字节和面	注行操作。 节 "立即	详细信息 数变址寻 址	,请参见	
指令	字数:	1				
指令	周期数:	1				
Q 周]期操作:					
	Q1	Q2	Q3	3	Q4	
	译码	读寄存器f	处理数	技 据	写W	

MOVFF	将源寄存器的内容移到目标寄存器		
语法:	MOVFF f _s ,f _d		
操作数:	$0 \le f_s \le 4095$ $0 \le f_d \le 4095$		
操作:	$(f_s) \rightarrow f_d$		
受影响的状态位:	无		
机器码: 第一个字 (源) 第二个字 (目标)	1100 ffff ffff ffffs 1111 ffff ffff ffffd		
说明:	将源寄存器 f_s 的内容移入目标寄存器 f_d 。源寄存器 f_s 可以是 4096 字节数据空间(000h 到 FFFh)中的任何单元,目标寄存器 f_d 也可以是 000h 到 FFFh 中的任何单元。		

源或目标寄存器都可以是 W (这是个有用的特例)。

MOVFF 指令对于将数据存储单元中的内容移入外设寄存器(如发送缓冲器或I/O端口)的场合非常有用。

MOVFF 指令不能使用 PCL、 TOSU、TOSH 或 TOSL 作为目标寄存器。

指令字数: 2 指令周期数: 2

Q周期操作:

Q1	Q2	Q3	Q4
译码	读寄存器 f (源寄存器)	处理数据	空操作
译码	空操作 无效读取	空操作	写寄存器 f (目标寄存器)

示例: MOVFF REG1, REG2

执行指令前

REG1 = 33h REG2 = 11h

执行指令后 REG1

REG1 = 33h REG2 = 33h

MOVLB	将立即数移	\$入 BSR	的低半字节	វិ
语法:	MOVLW I	k		
操作数:	$0 \le k \le 255$	5		
操作:	$k \to BSR$			
受影响的状态位:	无			
机器码:	0000	0001	kkkk	kkkk
说明:	将 8 位立即 (BSR)。 BSR<7:4>	不管 k ₇ :k	的值如何	,
指令字数:	1			
指令周期数:	1			

Q 周期操作:

Q1	Q2	Q3	Q4
译码	读立即数 k	处理数据	将立即数 k 写入 BSR

<u>示例:</u> MOVLB 5

执行指令前

BSR 寄存器 = 02h

执行指令后

BSR 寄存器 = 05h

MOV	'LW	将立即数秒	多入 W				
语法	:	MOVLW	k				
操作	数:	$0 \le k \le 25$	5				
操作	:	$k\toW$					
受影	响的状态位:	无					
机器	码:	0000	1110	kkk	k	kkkk	
说明:	:	将8位立即	将 8 位立即数 k 装入 W。				
指令	字数:	1					
指令	周期数:	1					
Q 周]期操作:						
	Q1	Q2	Q3	3		Q4	
	译码	读立即数k	处理数)据	写	入W	

<u>示例:</u> MOVLW 5Ah

执行指令后 W

= 5Ah

MOVWF	将W的内	容移入f				
语法:	MOVWF	f {,a}				
操作数:	$0 \le f \le 255$ $a \in [0,1]$	5				
操作:	$(W) \to f$					
受影响的状态位:	无					
机器码:	0110	111a	ffff	ffff		
说明:		将 W 寄存器中的数据移入寄存器 f。 f 可以是 256 字节存储区中的任何地址 单元。				
	如果 a 为 (果 a 为 1, (默认)。					
	如果 a 为(f≤95 (5Ⅰ 寻址模式运 第 23.2.3 ³ 向字节和面	Fh),指令 性行操作。 节 "立即	就将以立 详细信息 数变址寻 5	即数变址		
指令字数:	1					
指令周期数:	1					
Q 周期操作:						
Q1	Q2	Q3	3	Q4		
译码	读寄存器f	处理数	按据 写	寄存器f		

示例: MOVWF REG, 0

执行指令前

W REG 4Fh FFh

执行指令后 W REG 4Fh 4Fh

MUL	LW	将立即数与 W 中的内容相乘					
语法:	:	MULLW	MULLW k				
操作	数:	$0 \le k \le 255$	5				
操作:	:	(W) x k \rightarrow	PRODH:	PROD	L		
受影	响的状态位:	无					
机器	玛:	0000	0000 1101 kkkk kkkk				
说明:		将 W 的内容与 8 位立即数 k 进行无符号的乘法运算。 16 位的结果存储在PRODH:PRODL 寄存器对中,其中PRODH 用于存储高字节。					
		W 的内容不	下改变。				
		所有状态标	志位都不	受影响	向。		
		请注意此撰 结果有可能			益出或进位。 皮检测到。		
指令	字数:	1					
指令	周期数:	1					
Q 周期操作:							
	Q1	Q2	Q3		Q4		
	译码	读立即数k	处理数	[据	写寄存器 PRODH: PRODL		

<u>示例:</u>	MULLW	0C4h
执行指令前 W PRODH PRODL	= = =	E2h ? ?
执行指令后 W PRODH PRODL	= =	E2h ADh 08h

MUL	WF	将W与f的	勺内	容相乘			
语法:	:	MULWF	f {,	a}			
操作	数:	$0 \le f \le 255$ $a \in [0,1]$					
操作:	:	(W) x (f) \rightarrow	PF	RODH:F	PRODL		
受影	响的状态位:	无					
机器	码:	0000	0	01a	fff	f	ffff
说明:	:	将W的内容符号的乘法 在PRODH PRODH用 都不改变。	运 :PF	算。运算 RODL 名	章的 16 子存器ズ	位 付中	吉果保存 ,其中
		所有状态标	志	位都不ら	受影响。		
		请注意此操 果有可能为					
		如果 a 为 0 a 为 1,使 认)。					
		如果 a 为(f ≤ 95 (5) 寻址模式进 第 23.2.3 面向字节和	Fh) 生行 节	,指令 操作。 "立即	就将! 详细信 数变址	以立 息, 寻 址	即数变址 请参见
指令	字数:	1					
指令	周期数:	1					
Q 周]期操作:						
	Q1	Q2		Q	3		Q4
	译码	读寄存器	f	处理	数据		寄存器 RODH:

<u>示例:</u>	MULWF	REG,	1
执行指令前 W REG PRODH PRODL	= = = =	C4h B5h ?	
执行指令后 W REG PRODH PRODL	= = =	C4h B5h 8Ah 94h	

PRODL

NEGF	对f取补						
语法:	NEGF f	{,a}					
操作数:	$0 \le f \le 255$ $a \in [0,1]$	* = : = = * *					
操作:	$(\overline{f}) + 1 \rightarrow f$						
受影响的状态位:	N、OV、	C、DC利	ΠZ				
机器码:	0110	110a	ffff	ffff			
说明:	用二进制补 在数据存储			告果存储			
		如果 a 为 0,选择快速操作存储区。如果 a 为 1,使用 BSR 选择 GPR 存储区(默认)。					
	如果 a 为 0 且使能了扩展指令集,只要 f ≤ 95 (5Fh),指令就将以立即数变址寻址模式进行操作。详细信息,请参见 第 23.2.3 节 "立即数变址寻址模式中面向字节和面向位的指令"。						
指令字数:	1						
指令周期数:	1						
Q 周期操作:							
Q1	Q2	Q3	i	Q4			
译码	读寄存器f	处理数	(据 写	寄存器 f			

<u>示例:</u> NEGF REG, 1

执行指令前 REG

REG = 0011 1010 [3Ah]

执行指令后

REG = 1100 0110 [C6h]

NOP	空操作			
语法:	NOP			
操作数:	无			
操作:	空操作			
受影响的状态位:	无			
机器码:	0000	0000	0000	0000
	1111	xxxx	xxxx	xxxx
说明:	不执行任何	可操作。		
指令字数:	1			
指令周期数:	1			
Q 周期操作:				
Q1	Q2	Q3	3	Q4
译码	空操作	空操作 空操作		空操作

<u>示例:</u>

无。

POP	弹出返回堆栈栈顶的内容	PUSH
语法:	POP	语法:
操作数:	无	操作数:
操作:	(TOS) → 丢弃	操作:
受影响的状态位	无	受影响的状态位
机器码:	0000 0000 0000 0110	机器码:
说明:	从返回堆栈弹出 TOS 值并丢弃。然后,前一个压入返回堆栈的值成为 TOS 值。 此指令可以让用户正确管理返回堆栈, 从而实现软件堆栈。	· 说明:
指令字数:	1	指令字数:
指令周期数:	1	指令周期数:
Q 周期操作:		Q 周期操作:
Q1	Q2 Q3 Q4	Q1
译码	空操作 弹出 TOS 值 空操作	译码
<u>示例:</u>	POP GOTO NEW	 示例 :
执行指令前 TOS 堆栈	= 0031A2h (下一级) = 014332h	九 执行指令前 TOS PC
执行指令后 TOS PC	= 014332h = NEW	执行指令后 PC TOS

PUSH	将数据压入返回堆栈栈顶					
语法:	PUSH					
操作数:	无					
操作:	(PC + 2) →	$(PC + 2) \rightarrow TOS$				
受影响的状态位:	无					
机器码:	0000	0000	000	00	0101	
说明:	PC + 2 的值被压入返回堆栈的栈顶。				级。	
指令字数:	1					
指令周期数:	1					
Q 周期操作:						
Q1	Q2	Q:	3	1	Q4	
译码	将 PC + 2 压 入返回堆栈	空操	作	空	操作	
<u>示例:</u>	PUSH					
执行指令前 TOS PC			345Ah)124h			
执行指令后 PC TOS 堆栈(T	三一级)	= ()126h)126h 345Ah			

RCALL	相对调用				
语法:	RCALL n				
操作数:	$-1024 \le n \le 1023$				
操作:	$ \begin{array}{l} (PC) + 2 \rightarrow TOS, \\ (PC) + 2 + 2n \rightarrow PC \end{array} $				
受影响的状态位:	无				
机器码:	1101	1nnn	nnnn	nnnn	
说明:	从当前地址跳转(最多 1K)来调用子程序。首先,将返回地址(PC + 2)压入返回堆栈。然后,将"2n"(以二进制补码表示)与 PC 相加。由于 PC 将递增以便取出下一条指令,所以新地址将为 PC + 2 + 2n。该指令为一条双周期指令。				
指令字数:	1				
指令周期数:	2				
Q 周期操作:					

Q1	Q2	Q3	Q4
译码	读立即数 n	处理数据	写入 PC
	将 PC		
	压入堆栈		
空操作	空操作	空操作	空操作

示例: HERE RCALL Jump

执行指令前

PC = 地址 (HERE)

执行指令后

PC = 地址 (Jump) TOS = 地址 (HERE + 2)

RES	ET	复位				
语法:	1	RESET				
操作	数:	无				
操作	:	将所有受 MCLR 复位影响的寄存器和标志位复位。				
受影	响的状态位:	全部				
机器	码:	0000	0000	111	L1	1111
说明:	:	此指令可实	现用软件	执行	MCL	 R 复位。
指令	字数:	1				
指令	周期数:	1				
Q 质	期操作:					
	Q1	Q2	Q3	3		Q4
	译码	开始复位	空操	作	ź	

示例: RESET

执行指令后

寄存器 = 复位值 标志位* = 复位值

RETFIE	从中断返回	1		
语法:	RETFIE ·	{s}		
操作数:	$s\in \left[0,1\right]$			
操作:	(TOS) → PC, 1 → GIE/GIEH 或 PEIE/GIEL; 如果 s = 1 (WS) → W, (STATUSS) → STATUS, (BSRS) → BSR, PCLATU 和 PCLATH 保持不变			
受影响的状态位:	GIE/GIEH	和 PEIE/	GIEL	
机器码:	0000	0000	0001	000s
说明:	从中断返回 (TOS)的 优先级单果。 WS、STA 入对应的名 如果。 认)。]内容装入 局中断允许 S = 1,则 TUSS 和 寄存器 W、	PC。通过 位置 1, 影子寄存器 BSRS 的内 STATUS	将高或低 来允许中 P容将被装 和 BSR。
指令字数:	1			
指令周期数:	2			
Q 周期操作:				

Q1	Q2	Q3	Q4
译码	空操作	空操作	从堆栈弹出 PC 值 将 GIEH 或 GIEL 置 1
空操作	空操作	空操作	空操作

<u>示例:</u> RETFIE 1

中断后

PC = TOS W = WS BSR = BSRS STATUS = STATUSS

GIE/GIEH, PEIE/GIEL = 1

RETI	L W	将立即数返回给 W					
语法:	•	RETLW k					
操作	数:	$0 \leq k \leq 255$					
操作:	:	k → W, (TOS) → PC, PCLATU 和 PCLATH 保持不变					
受影响	响的状态位:	无					
机器	码:	0000 1100 kkkk kkkk					
说明:	•	将 8 位立即数 k 装入 W。将栈顶内容 (返回地址)装入程序计数器。高位地 址锁存器 (PCLATH)内容保持不变。					
指令	字数:	1					
指令	周期数:	2					
Q 周	期操作:						
	Q1	Q2	Q3	3	Q4		
	译码	读立即数 k	处理数		堆栈弹出 PC		

示例:

CALL TABLE ; W contains table ; offset value

空操作

; W now has ; table value

TABLE

ADDWF PCL ; W = offset RETLW k0 ; Begin table

RETLW k1 ;

空操作

:

RETLW kn ; End of table

执行指令前

W = 07h

执行指令后

W = kn 的值

RET	JRN	从子程序返	回			
语法:		RETURN	{s}			
操作	数:	$s\in \left[0,1\right]$				
操作:		(TOS) → PC; 如果 s = 1 (WS) → W, (STATUSS) → STATUS, (BSRS) → BSR, PCLATU 和 PCLATH 保持不变				
受影	响的状态位:	无				
机器	玛:	0000 0000 0001 001s				
说明:		从子程序返回。执行出栈操作,将栈 顶 (TOS) 内容装入程序计数器。如 果 s = 1,将影子寄存器 WS、 STATUSS 和 BSRS 的内容装入相应 的 W、 STATUS 和 BSR 寄存器。如果 s = 0,则不更新这些寄存器(默认)。				
指令	字数:	1				
指令	周期数:	2				
Q 馬	期操作:					
	Q1	Q2	Q	3	Q4	
	译码	空操作	处理数		从堆栈 ∮出 PC 值	
	空操作	空操作	空操	作	空操作	

示例: RETURN

执行指令后: PC = TOS

RLCF	f 带进位循	环左移				
语法:	RLCF f	{,d {,a}}				
操作数:	$0 \le f \le 255$ $d \in [0,1]$ $a \in [0,1]$					
操作:	$(f < n >) \rightarrow d$ $(f < 7 >) \rightarrow C$ $(C) \rightarrow dest$,	>,			
受影响的状态位:	C、N和Z					
机器码:	0011	01da	fffi	ffff		
说明:		L。如果 d	为 0,	示志位一起循 结果存储在 回寄存器 f		
	如果 a 为 C a 为 1,使 (默认)。			存储区。如果 R 存储区		
	如果 a 为 0 且使能了扩展指令集,只要 f ≤ 95 (5Fh),指令就将以立即数变址寻址模式进行操作。详细信息,请参见 第 23.2.3 节 "立即数变址寻址模式中面向字节和面向位的指令"。					
	С	-	寄存器	f		
指令字数:	1					
指令周期数:	1					
Q 周期操作:						
Q1	Q2	Q:	3	Q4		
译码	读寄存器f	处理数)据	写入 目标寄存器		
<u>示例:</u>	RLCF	REC	g, O,	0		

执行指令前

REG = 1110 0110 C = 0

执行指令后 REG W C = 1110 0110 = 1100 1100 = 1

RLNCF	f循环左移((不带进位)		RRCF	f带进位循	环右移	
语法:	RLNCF f	{,d {,a}}		语法:	RRCF f	,d {,a}}	
操作数:	$0 \le f \le 255$ $d \in [0,1]$ $a \in [0,1]$			操作数:	$0 \le f \le 255$ d $\in [0,1]$ a $\in [0,1]$		
操作:	$(f < n >) \rightarrow des$ $(f < 7 >) \rightarrow des$			操作:	$(f < n >) \rightarrow c$ $(f < 0 >) \rightarrow c$ $(C) \rightarrow des$		
受影响的状态位:	N和Z	011 55		受影响的状	` ,		
机器码:		01da fff		机器码:	0011	00da ff:	ff ffff
说明:	d 为 0,结果 1,结果存回	存储在 W 中 寄存器 f (默	认)。	说明:	环右移 1 位	的内容连同进位 Z。如果 d 为 0, 艮 d 为 1,结果	结果存储在
	如果 a 为 0, 果 a 为 1. 何		作存储区。如 F GPR 存储区		(默认)。	KU Ŋ I, 细木 [/]	
	(默认)。	C/11 DOI 1 2011				, 选择快速操作	
			指令集,只要		果 a 为 1, (默认)。	使用 BSR 选择	GPR 存储区
			以立即数变址 信息,请参见		如果 a 为 (且使能了扩展	指令集,只要
	第 23.2.3 节 面向字节和面		_ ,, ,			h),指令就将 t行操作。详细 [。]	
	■	寄存器(第 23.2.3 ⁼	节 "立即数变址 可向位的指令"。	上寻址模式中面
指令字数:	1				C	寄存	器 f →
指令周期数:	1			北人ウ料	1		
Q 周期操作:				指令字数: 指令周期数			
Q1	Q2	Q3	Q4	Q周期操作	•		
译码	读寄存器f	处理数据	写入 目标寄存器		:: Q1	Q3	Q4
示例:	RLNCF	REG, 1,	0	译	码 读寄存器 f	处理数据	写入 目标寄存器
执行指令前							
REG	= 1010 10	11		<u>示例:</u>	RRCF	REG, 0,	0
执行指令后 REG	= 0101 01	11		C	EG = 1110 = 0	0110	
				执行指 R W C	EG = 1110 V = 0111		

将 f 的内容置为全 1 SETF f {,a}

 $0 \le f \le 255$

SETF

语法:

操作数:

REG

执行指令后 REG

RRNCF	f循环右移	(不带进	位)			
语法:	RRNCF f	{,d {,a}}				
操作数:	$0 \le f \le 255$ $d \in [0,1]$ $a \in [0,1]$	d ∈ [0,1]				
操作:		$ \begin{array}{l} (f < n >) \to dest < n - 1 >, \\ (f < 0 >) \to dest < 7 > \end{array} $				
受影响的状态位:	N和Z	N和Z				
机器码:	0100	0100 00da ffff ffff				
说明:	d 为 0,结与	将寄存器 f 的内容循环右移 1 位。如果 d 为 0,结果存储在 W 中。如果 d 为 1,结果存回寄存器 f (默认)。				
	如果 a 为 0 略 BSR 的位 选择 GPR ā	直。如果	a 为 1, 侵			
	如果 a 为 0 且使能了扩展指令集,只要 f ≤ 95 (5Fh),指令就将以立即数变址寻址模式进行操作。详细信息,请参见 第 23.2.3 节 "立即数变址寻址模式中面向字节和面向位的指令"。					
		- 答	F存器 f			
指令字数:	1					
指令周期数:	1					
Q 周期操作:						
Q1	Q2	Q3	3	Q4		
译码	读寄存器f	处理数		写入 示寄存器		

MIFM.	a ∈ [0,1]			
操作:	$FFh \to f$			
受影响的状态位:	无			
机器码:	0110	100a	ffff	ffff
说明:	将指定寄存	器的内容	置为 FFh	0
	如果 a 为 0 果 a 为 1, (默认)。			
	如果 a 为 0 f ≤ 95 (5F 寻址模式进 第 23.2.3 † 向字节和面	h),指令 行操作。 5 "立即	就将以立 详细信息 数变址寻 却	即数变址 ,请参见
指令字数:	1			
指令周期数:	1			
Q周期操作:				
Q1	Q2	Q3	i	Q4
译码	读寄存器f	处理数	(据 写	寄存器 f
<u>示例:</u> 执行指令前	SETF	RE	G,1	
かんけ カロ く 明		L		

5Ah

FFh

RRNCF REG, 1, 0

执行指令前

例 1:

REG = 1101 0111

执行指令后

REG 1110 1011

例 2: RRNCF REG, 0, 0

执行指令前

? 1101 0111 REG

执行指令后

W REG 1110 1011 1101 0111

SLE	ĒP	进入休眠	英式				
语法:	:	SLEEP			_		
操作	数:	无	无				
操作:							
受影	响的状态位:	TO 和 PD					
机器	玛:	0000	0000 0000 0000 0011				
说明:		(TO)置	掉电状态位 (PD) 清零。超时状态位 (TO)置 1。看门狗定时器及其后分 频器清零。				
		振荡器停护	辰, 处理器	器进入休即	民模式。		
指令	字数:	1					
指令	周期数:	1					
Q 周	期操作:						
	Q1	Q2	Q3		Q4		
	译码	空操作	处理数		进入 眠模式		

示例: SLEEP 执行指令前 TO = ? PD = ? 执行指令后

† 如果由 WDT 引起唤醒,则此位将被清零。

2五7十	SLIBE/V/D f	1413/)	
语法:	SUBFWB f	i,u (,a}}	
操作数:	$0 \le f \le 255$ $d \in [0,1]$		
	$a \in [0,1]$ $a \in [0,1]$		
操作:	$(W) - (f) - (\overline{C})$) → dest	
受影响的状态位:	N. OV. C.		
机器码:		01da fff:	f ffff
说明:	将W的内容》		内 突和 讲 位
66.71•		过二进制补码方	
		为 0,结果存储	
		果存回寄存器	
	a 为 1, 使用	选择快速操作》 BSR 选择 GPI	
	认)。		· A 佳 - 口 亜
		且使能了扩展指),指令就将以	
	寻址模式进行	万操作。详细信	息,请参见
		"立即数变址	寻址模式中面
LIA A → W.	向字节和面向	1位的指令"。	
指令字数:	1		
指令周期数:	1		
Q 周期操作: Q1	Q2	Q3	Q4
译码	读寄存器 f	处理数据	写入
14 H-3	庆 可行加1	人 生	目标寄存器
例 1:	SUBFWB	REG, 1, 0	
执行指令前			
REG W	= 3 = 2		
Č	= 1		
执行指令后			
REG W	= FF = 2		
W	= 2 = 0		
W	= 2 = 0 = 0	结果为负	
W C Z	= 2 = 0 = 0	结果为负 REG, 0, 0	
W C Z N <u>例 2:</u> 执行指令前	= 2 = 0 = 0 = 1 ;		
W C Z N <u>例 2:</u> 执行指令前 REG	= 2 = 0 = 0 = 1; SUBFWB		
W C Z N <u>例 2:</u> 执行指令前 REG W C	= 2 = 0 = 0 = 1 ; SUBFWB		
W C Z N <u>例 2:</u> 执行指令前 REG W C	= 2 = 0 = 0 = 1; SUBFWB		
W C Z N M 2: 执行指令前 REG W C 执行指令后 REG W	= 2 = 0 = 0 = 1 ; SUBFWB		
W C Z N M 2: 执行指令前 REG W C 执行指令后 REG W	= 2 = 0 = 0 = 1 ; SUBFWB = 2 = 5 = 1		
W C Z N M 2: 执行指令前 REG W C 执行指令后 REG W	= 2 = 0 = 0 = 1 ; SUBFWB = 2 = 5 = 1 = 2 = 3 = 1 = 0		
W C Z N M 2: 执行指令前 REG W C 执行指令后 REG W C Z N	= 2 = 0 = 0 = 1 ; SUBFWB = 2 = 5 = 1 = 2 = 3 = 1 = 0	REG, 0, 0	
W C Z N M 2: 执行指令前 REG W C L	= 2 = 0 = 0 = 1 ; SUBFWB = 2 = 5 = 1 = 2 = 3 = 1 = 0 = 0 ; SUBFWB	REG, 0, 0	
W C Z N 例 2: 执行指令前 REG W C 执行指令后 REG W C Z N	= 2 = 0 = 0 = 1 ; SUBFWB = 2 = 5 = 1 = 2 = 3 = 1 = 0 = 0 ;	REG, 0, 0	
W C Z N M C Z N M M 2:	= 2 = 0 = 0 = 1 ; SUBFWB = 2 = 5 = 1 = 2 = 3 = 1 = 0 = 0 ; SUBFWB	REG, 0, 0	
W C Z N M 2:	= 2 = 0 = 0 = 1 ; SUBFWB = 2 = 5 = 1 = 2 = 3 = 1 = 0 = 0 ; SUBFWB = 1 = 2 = 0	REG, 0, 0	
W C Z N 例 2: 执行指令前 REG W C 令后 W C Z N	= 2 = 0 = 0 = 1 ; SUBFWB = 2 = 5 = 1 = 2 = 3 = 1 = 0 = 0 ; SUBFWB = 1 = 2 = 0	REG, 0, 0	
W C Z N M C Z N M 2:	= 2 = 0 = 0 = 1; SUBFWB = 2 = 5 = 1 = 2 = 3 = 1 = 0 = 0; SUBFWB = 1 = 2 = 0	REG, 0, 0	

W减去f (带借位)

SUBFWB

SUBLW	立即数减去 W 的内容	SUBWF	f 减去 W
语法:	SUBLW k	语法:	SUBWF f {,d {,a}}
操作数:	$0 \leq k \leq 255$	操作数:	$0 \le f \le 255$
操作:	$k-(W)\to W$		$d \in [0,1]$ $a \in [0,1]$
受影响的状态位:	N、OV、C、DC和Z	操作:	$a \in [0, 1]$ (f) – (W) \rightarrow dest
机器码:	0000 1000 kkkk kkkk	受影响的状态位:	N、OV、C、DC 和 Z
说明:	用 8 位立即数 k 减去 W。结果存储在W 寄存器中。	机器码:	0101 11da ffff ffff
指令字数:	1	说明:	用寄存器 f 中的内容减去 W 寄存器的内容 (通过二进制补码方式进行运算)。如
指令周期数:	1		果 d 为 0,结果存储在 W 中。如果 d 为
Q 周期操作:	00		1,结果存回寄存器 f (默认)。
Q1 译码	Q2 Q3 Q4 读立即数 k 处理数据 写入 W		如果 a 为 0,选择快速操作存储区。如果 a 为 1,使用 BSR 选择 GPR 存储区
			(默认)。
<u>例 1:</u>	SUBLW 02h		如果 a 为 0 且使能了扩展指令集,只要
执行指令前 W	= 01h		f ≤ 95 (5Fh),指令就将以立即数变址 寻址模式进行操作。详细信息,请参见
C 执行指令后	= ?		第 23.2.3 节 "立即数变址寻址模式中面向字节和面向位的指令"。
W C	= 01h = 1 ;结果为正	指令字数:	画向子 Pが画向位的3頁マ 。 1
Z	= 0	指令周期数:	1
N	= 0	Q 周期操作:	•
例 2:	SUBLW 02h	Q1	Q2 Q3 Q4
执行指令前 W C	= 02h = ?	译码	读寄存器 f 处理数据 写入 目标寄存器
执行指令后	991	例 1 :	SUBWF REG, 1, 0
W C	= 00h = 1 ; 结果为零	执行指令前	
Z N	= 1 = 0	REG W	= 3 = 2
例 3:	SUBLW 02h	C 执行指令后	= ?
执行指令前		REG	= 1
W	= 03h = ?	W C	= 2 = 1 ; 结果为正
九 执行指令后	- f	Ž N	= 0 = 0
W	= FFh ; (二进制补码)	例 2:	SUBWF REG, 0, 0
C Z	= 0 ; 结果为负 = 0	执行指令前	
N	= 1	REG W	= 2 = 2
		С	= ?
		执行指令后 REG	= 2
		W C	= 0 = 1 ; 结果为零
		Z	= 1
		N <u>例 3:</u>	= 0 SUBWF REG, 1, 0
		<u>例 5:</u> 执行指令前	SOBWI REG, I, O
		REG W	= 1 = 2
		С	= ?
		执行指令后 REG	= FFh ; (二进制补码)
		W	= 2
		C Z	= 0 ; 结果为负 = 0
		N	= 1

SUBWFB	f 减去 W (带借位)	SWAPF	将f的高半	字节和低半字	节交换
语法:	SUBWFB f {,d {,a}}	语法:	SWAPF f	{,d {,a}}	
操作数:	0 ≤ f ≤ 255	操作数:	$0 \le f \le 255$		
	$d \in [0,1]$ $a \in [0,1]$		d ∈ [0,1] a ∈ [0,1]		
操作:	$(f)-(W)-(\overline{C})\to dest$	操作:	$(f<3:0>) \rightarrow$	dest<7:4>,	
受影响的状态位:	N、OV、C、DC和Z		(f<7:4>) →	dest<3:0>	
机器码:		fff 受影响的状态位:	无		
说明:	用 f 寄存器的内容减去 W 的内容和 (借位)(通过二进制补码方式进行		0011	10da ff	ff ffff
	算)。如果 d 为 0,结果存储在 W	中。 说明:		5半字节和低≥	⊭字节相互交 储在 W 中。如
	如果 d 为 1,结果存回寄存器 f (默			略在W中。如器f(默认)。
	如果 a 为 0,选择快速操作存储区	。如			作存储区。如
	果 a 为 1, 使用 BSR 选择 GPR 有 (默认)。	7储区	(默认)。		¥ GPR 存储区
	如果 a 为 0 且使能了扩展指令集,				指令集,只要 K以立即数变址
	f≤95 (5Fh),指令就将以立即数寻址模式进行操作。详细信息,请		寻址模式进	行操作。详细	信息,请参见
	第 23.2.3 节 "立即数变址寻址模式			ī "立即数变均 向位的指令"。	止寻址模式中面
指令字数:	向字节和面向位的指令"。 1	指令字数:	1	LA ETHANE	
指令周期数:	1	指令周期数:	1		
Q 周期操作:		Q 周期操作:			
Q1	Q2 Q3 Q		Q2	Q3	Q4
译码	读寄存器 f 处理数据 写/ 目标寄		读寄存器f	处理数据	写入 目标寄存器
例 1:	SUBWFB REG, 1, 0			l	П 19.11 нн
执行指令前		<u>示例:</u>	SWAPF F	REG, 1, 0	
REG W	= 19h (0001 1001) = 0Dh (0000 1101)	执行指令前			
C	= 1	REG 执行指令后	= 53h		
执行指令后 REG	= 0Ch (0000 1011)	REG	= 35h		
W C	= 0Dh (0000 1101) = 1				
Z	= 0				
N	= 0 ; 结果为正 SUBWFB REG, 0, 0				
<u>例 2:</u> 执行指令前	SUBWEB REG, U, U				
REG	= 1Bh (0001 1011)				
W C	= 1Ah (0001 1010) = 0				
执行指令后					
REG W	= 1Bh (0001 1011) = 00h				
C Z	= 1 = 1 ; 结果为零				
N	= 0				
<u>例 3:</u> 执行指令前	SUBWFB REG, 1, 0				
REG	= 03h (0000 0011)				
W C	= 0Eh (0000 1101) = 1				
执行指令后	-				
REG	= F5h (1111 0100) ; [二进制补码]				
W	= 0Eh (0000 1101)				
C Z	= 0 = 0				
N	= 1 ; 结果为负				

TBLRD	表读				
语法:	TBLRD (*;	*+; *-; +*)			
操作数:	无				
操作:	如果执行 TBLRD *, (程序存储器 (TBLPTR)) \rightarrow TABLAT; TBLPTR 不改变 如果执行 TBLRD *+, (程序存储器 (TBLPTR)) \rightarrow TABLAT; (TBLPTR) + 1 \rightarrow TBLPTR 如果执行 TBLRD *-, (程序存储器 (TBLPTR)) \rightarrow TABLAT; (TBLPTR) $=$ 1 \rightarrow TBLPTR 如果执行 TBLRD +*, (TBLPTR) + 1 \rightarrow TBLPTR; (程序存储器 (TBLPTR)) \rightarrow TABLAT				
受影响的状态位:	无				
机器码:	0000	0000	000	10nn nn=0 * =1 *+ =2 *- =3 +*	
说明:				(P.M.) 的内 对程序存储器	
				指向程序存储 寻址范围为 2	
	TBLPTR[(O] = 0: 程) 字		器字的低有效	
	TBLPTR[O] = 1: 程) 字	字存储:	器字的高有效	
	值: • 不变	可用如下方	方法修改	牧 TBLPTR 的	
	后加后减				
	预加				
指令字数:	1				
指令周期数:	2				
Q 周期操作:			_	_	
Q1	Q2		23	Q4	
字操作 字操作	空操作 空操作 (读程序存储)	字		空操作 空操作 (写 TABLAT)	

TBLRD	表读(续)	
例 1 :	TBLRD *+	;
执行指令前 TABLAT TBLPTR 存储单元 执行指令后	(00A356h)	= 55h = 00A356h = 34h
TABLAT TBLPTR		= 34h = 00A357h
例 2:	TBLRD +*	;
	(01A357h) (01A358h)	= AAh = 01A357h = 12h = 34h = 34h = 01A358h

TBLWT	表写			
语法:	TBLWT (*	; *+; *-; +*	·)	
操作数:	无			
操作:	如果执行			
	(TABLAT) TBLPTR 7		存器;	
	如果执行			
	(TABLAT)			
	(TBLPTR) 如果执行		BLPIR	
	(TABLAT)	→ 保持寄	存器;	
	(TBLPTR) 如果执行			
	(TBLPTR)			
	(TABLAT)	→ 保持寄	存器	
受影响的状态位:	无			T
机器码:	0000	0000	0000	11nn nn=0 *
				=1 *+
				=2 *-
\\ HI	11.4K A (±1	T TOLOT	2 44 15 0 1	=3 +*
说明:				立来确定要 丶保持寄存器
	中的哪一	个。该保持	寄存器用	于对程序存
				关于对闪存
	第 5.0 节			息,请参见
	TBLPTR	(一个 21	位指针) 扌	旨向程序存
]寻址范围为
	は器単元中 は			要访问程序存
		R[0] = 0:		器字的低有
	TBLPTI	R[0] = 1:	程序存储; 效字节	器字的高有
	TBLWT 指《 信:	令可用如了	方法修改	TBLPTR的
	- • 不变			
	• 后加			
	 后减 预加			
指令字数:	1 贝加			
指令周期数:	2			
Q 周期操作:				
	Q1	Q2	Q3	Q4
	译码	空操作	空操作	空操作
	空操作	空操作	空操作	空操作
		(读 TABLAT)		(写保持 寄存器)
		IADLAI)		可付値ノ

1:	TBLWT	*+;		
执行指令	≻前			
TB	BLAT LPTR 寺寄存器		=	55h 00A356h
	可可任命 0 A356h)		=	FFh
TAI TBI	►后 (表写摸 BLAT LPTR	操作完成)	=	55h 00A357h
	寺寄存器 0A356h)		=	55h
2:	TBLWI	7 +*;		
执行指令	┝前			
TB	BLAT LPTR		= =	34h 01389Ah
(0	寺寄存器 1389Ah)		=	FFh
(0	寺寄存器 1389Bh)		=	FFh
TAI	≻后 (表写摸 BLAT	操作完成)	=	34h
	LPTR 寺寄存器		=	01389Bh
(0	1389Ah)		=	FFh
保Ŧ (0	寺寄存器 1389Bh)		=	34h

TSTFSZ	测试 f,为 0 则跳过		
语法:	TSTFSZ f {,a}		
操作数:	$0 \le f \le 255$ $a \in [0,1]$		
操作:	f为o则跳过		
受影响的状态位:	无		
机器码:	0110 011a ffff ffff		
说明:	如果 f = 0, 丢弃已取的指令并执行一条 NOP 指令,使该指令成为双周期指令。		
	如果 a 为 0,选择快速操作存储区。如果 a 为 1,使用 BSR 选择 GPR 存储区(默认)。		
	如果 a 为 0 且使能了扩展指令集,只要 $f \le 95$ (5Fh),指令就将以立即数变址寻址模式进行操作。详细信息,请参见 第 $23.2.3$ 节 "立即数变址寻址模式中面向字节和面向位的指令"。		

指令字数: 1

指令周期数: 1(2)

注: 如果跳过的指令后面跟有 2 字指令,则执行 TSTFSZ 需要 3 个

周期。

Q周期操作:

	Q1	Q2	Q3	Q4
	译码	读寄存器f	处理数据	空操作
5n EE	₩/7 -1 -			

如果跳过:

Q1	Q2	Q3	Q4	
空操作	空操作	空操作	空操作	

如果跳过的指令后面跟有2字指令:

Q1	Q2	Q3	Q4
空操作	空操作	空操作	空操作
空操作	空操作	空操作	空操作

示例: HERE TSTFSZ CNT, 1

NZERO : ZERO :

执行指令前

PC = 地址 (HERE)

执行指令后

如果 CNT = 00h,

PC = 地址 (ZERO)

如果 CNT ≠ 00h,

PC = 地址(NZERO)

XORLW	将立即数与 W 作逻辑异或运算					
语法:	XORLW	k		_		
操作数:	$0 \le k \le 25$	5				
操作:	(W) .XOR	(W) .XOR. $k \rightarrow W$				
受影响的状态位:	N和Z					
机器码:	0000	1010	kkkk	kkkk		
说明:	将 W 的内 异或运算。					
指令字数:	1					
指令周期数:	1					
Q 周期操作:						
Q1	Q2	Q3		Q4		
译码	读立即数 k	处理数	据 2	写入 W		

示例: XORLW 0AFh

执行指令前

W = B5h 执行指令后 W = 1Ah

AURWE	符 W 与 T 作逻辑并以运算

语法: XORWF f {,d {,a}}

操作数: 0≤f≤255

 $\begin{array}{l} d \in \left[0,1\right] \\ a \in \left[0,1\right] \end{array}$

操作: (W) .XOR.(f) \rightarrow dest

受影响的状态位: N和Z

机器码:

说明:

VODME

0001 10da ffff ffff

将 W 的内容与寄存器 f 的内容进行逻辑 异或运算。如果 d 为 0,结果存储在 W 中。如果 d 为 1,结果存回寄存器 f

(默认)。

如果 a 为 0,选择快速操作存储区。如果 a 为 1,使用 BSR 选择 GPR 存储区

(默认)。

如果 a 为 0 且使能了扩展指令集,只要 $f \le 95$ (5Fh),指令就将以立即数变址 寻址模式进行操作。详细信息,请参见 第 23.2.3 节 "立即数变址寻址模式中面

向字节和面向位的指令"。

指令字数: 1 指令周期数: 1

Q周期操作:

Q1	Q2	Q3	Q4
译码	读寄存器f	处理数据	写入
			目标寄存器

<u>示例:</u> XORWF REG, 1, 0

执行指令前

REG = AFh W = B5h

执行指令后

REG = 1Ah W = B5h

23.2 扩展指令集

除了PIC18指令集的75条标准指令之外,PIC18F85J90系列器件还提供了针对内核CPU功能的可选扩展指令。这些新增的功能包括8条额外的指令,它们可以实现间接和变址寻址操作,并使得许多标准PIC18指令可以实现立即数变址寻址。

扩展指令集在默认情况下对未编程器件是使能的。用户必须在编程期间将 XINST 配置位正确置 1 或清零,从而使能或禁止这些功能。

扩展指令集中的指令可以全部被归为立即数操作类指令,它们既可以控制文件选择寄存器,也可以使用这些寄存器进行变址寻址。其中的两条指令 ADDFSR 和SUBFSR,可以直接对 FSR2 进行操作。而 ADDULNK 和SUBULNK 指令允许在执行后自动返回。

这些扩展的指令专门用于优化用高级语言特别是C语言编写的重入程序代码(也就是递归调用或使用软件堆栈的代码)。此外,它们使用户能更有效地用高级语言对数据结构执行特定的操作。这些操作包括:

- 在进入和退出子程序时对软件堆栈空间进行动态分配和释放
- 功能指针调用
- 对软件堆栈指针进行控制
- 对软件堆栈中的变量进行控制

表 23-3 提供了扩展指令集中的指令汇总。第 23.2.2 节 "扩展指令集"对这些指令进行了详细说明。第 296 页的表 23-1 提供了标准和扩展的 PIC18 指令集的操作码字段说明。

注: 扩展指令集和立即数变址寻址模式是专为 优化用 C 语言编写的应用程序而设计的, 用户可能不会在汇编器中直接使用这些指 令。对于那些查看编译器生成代码的用 户,这些命令的语法可作为参考。

23.2.1 扩展指令的语法

大部分扩展指令都使用变址参数,同时使用一个文件选择寄存器和某一偏移量来指定源寄存器或目标寄存器。当指令的参数作为变址寻址的一部分时,会用方括号("[]")把它括起来。这时表示此参数用作变址地址或偏移量。如果 MPASM™ 汇编器发现一个变址地址或偏移量没有被括起来,它就会给出出错信息。

当使能扩展指令集时,括号也用于表示面向字节和面向位的指令中的变址参数。这是对指令语法的额外更改。更多详细信息,请参见第 23.2.3.1 节 "标准 PIC18 命令的扩展指令语法"。

注: 以前,在 PIC18 和早期的指令集中使用方括号来表示可选参数。在此文本和以后的文本中,可选参数将用大扩号("{}")表示。

表 23-3: PIC18 指令集的扩展

助记符, 操作数) ¥ 80	FF1 1111	16 位指令字				受影响的
		说明	周期	MSb			LSb	状态位
ADDFSR	f, k	将立即数与 FSR 相加	1	1110	1000	ffkk	kkkk	无
ADDULNK	k	将立即数与 FSR2 相加并返回	2	1110	1000	11kk	kkkk	无
CALLW		使用 WREG 调用子程序	2	0000	0000	0001	0100	无
MOVSF	z_s , f_d	将z。(源) 移入 (第一个字)	2	1110	1011	0zzz	ZZZZ	无
		f _d (目标)移入(第二个字)		1111	ffff	ffff	ffff	
MOVSS	z_s, z_d	将z。(源) 移入 (第一个字)	2	1110	1011	1zzz	ZZZZ	无
		z _d (目标)移入(第二个字)		1111	xxxx	XZZZ	ZZZZ	
PUSHL	k	将立即数保存在 FSR2, FSR2 减 1	1	1110	1010	kkkk	kkkk	无
SUBFSR	f, k	FSR 减去立即数	1	1110	1001	ffkk	kkkk	无
SUBULNK	k	FSR2 减去立即数并返回	2	1110	1001	11kk	kkkk	无

© 2007 Microchip Technology Inc. 超前信息 DS39770A_CN 第 337 页

23.2.2 扩展指令集

ADD	FSR	FSR 的内	容与立即	数相加	П		
语法	1	ADDFSR	f, k				
操作	数:		$0 \le k \le 63$ f \in [0, 1, 2]				
操作	:	FSR(f) + I	$k \to FSR$	(f)			
受影	响的状态位:	<u>无</u>	无				
机器	码:	1110	1000	ffk	k	kkkk	
说明	:		将由 f 指定的 FSR 的内容加上一个 6 位的立即数 k。				
指令	字数:	1					
指令	周期数:	1					
Q 周							
	Q1	Q2	Q3			Q4	
	译码	读立即数 k	处理数	[据	写	入 FSR	

示例: ADDFSR 2, 23h

执行指令前

FSR2 = 03FFh

执行指令后

FSR2 = 0422h

ADD	ULNK	FSR2 的内	FSR2 的内容与立即数相加并返回					
语法:	1	ADDULN	(k					
操作	数:	$0 \le k \le 63$						
操作	:	$FSR2 + k$ $(TOS) \rightarrow I$,				
受影	响的状态位:	<u>无</u>						
机器	码:	1110	1000	11kl	k	kkkk		
说明:		数 k。然后 PC,执行	将 FSR2 的内容加上一个 6 位的立即数 k。然后通过将 TOS 的值装入PC,执行一条 RETURN 指令。 执行该指令需要两个周期:在第二个					
		周期执行-			,, ,	->/-		
		该指令可以 特例,其中 它仅针对	† f = 3 (二进制	ij "			
指令	字数:	1						
指令	周期数:	2	2					
Q 周	期操作:							
	Q1	Q2	Q3			Q4		
	译码	读立即数 k	处理数	据	写	λ FSR		
	空操作	空操作	空操化	乍	Ź	7操作		

示例: ADDULNK 23h

执行指令前

FSR2 = 03FFh

PC = 0100h

执行指令后 FSR2 = 0422h PC = (TOS)

注: 所有的 PIC18 指令都可能在其指令助记符之前使用可选的标号参数,用于符号寻址。如果使用了标号,那么指令语法将变为: {label} 指令参数。

CAL	LW	使用 WRE	使用 WREG 调用子程序					
语法	:	CALLW						
操作	数:	无						
操作	•	(W) → PCL (PCLATH)	$(PC + 2) \rightarrow TOS,$ $(W) \rightarrow PCL,$ $(PCLATH) \rightarrow PCH,$ $(PCLATU) \rightarrow PCU$					
受影	响的状态位:	无						
机器	码:	0000	0000 00	001 (0100			
说明	说明 首先,返回地址(PC + 2)被压入返回 堆栈。接下来,将 W 寄存器的内容写》 PCL,PCL 现有的值被丢弃。然后, PCLATH 和 PCLATU 的内容被分别锁。 到 PCH 和 PCU。第二个周期执行一条 NOP 指令,并同时取下一条指令。							
			一样,该指令 BSR 寄存器	0414540	斤 W 、			
指令	字数:	1	1					
指令	周期数:	2						
Q 周]期操作:							
Q1		Q2	Q3	Q	4			
	译码	读 WREG	将 PC 压入堆栈	空搏	快作			
	空操作	空操作	空操作	空掉	悼作			

<u>示例:</u>	HE	RE	CALLW	
执行指令前 PC PCLATH PCLATU W		地址 10h 00h 06h	(HERE)	
执行指令后 PC TOS PCLATH PCLATU W		00100 地址 10h 00h 06h	O6h (HERE -	+ 2)

MOVSF	将变址寻址单元内容移入 f					
语法:	MOVSF	MOVSF [z _s], f _d				
操作数:		$0 \le z_s \le 127$ $0 \le f_d \le 4095$				
操作:	((FSR2) +	$z_s) \rightarrow f_d$				
受影响的状态位:	无					
机器码 : 第一个字 (源) 第二个字 (目标)	1110 1111	1011 ffff	0zzz ffff	zzzz _s ffff _d		
说明:	通过将第一 z _s 与 FSR: 实际地址。 指向目标器 以是 4096	将源寄存器的内容移入目标寄存器 f _d 。通过将第一个字中的 7 位立即数偏移量 z _s 与 FSR2 的值相加来确定源寄存器的实际地址。第二个字中的 12 位立即数 f _d 指向目标寄存器的地址。两个地址均可以是 4096 字节的数据空间(000h 到 FFFh)中的任何单元。				
	MOVSF 指《 PCL、 TO					
	如果计算符 存器,将设		址指向间	接寻址寄		
指令字数:	2					
指令周期数:	2					
Q 周期操作:						
Q1	Q2	Q3	3	Q4		

<u>示例:</u>	MOVSF	[05h],	REG2
执行指令前 FSR2 85h 单元的 REG2	= J内容= =	80h 33h 11h	
执行指令后 FSR2 85h 单元的 REG2	= J内容= =	80h 33h 33h	

确定源地址

空操作

无效读取

确定源地址

空操作

<u>读源寄存器</u> 写寄存器 f

(目标寄存器)

译码

译码

MOV	SS	变址寻址移动数据						
语法:		MOVSS [MOVSS [z _s], [z _d]					
操作	数:	U	$0 \le z_s \le 127$ $0 \le z_d \le 127$					
操作:		((FSR2) +	$z_s) \rightarrow ((F$	SR2)	+ z _d))		
受影	响的状态位:	无						
机器	玛:							
	个字 (源) 个字 (目标)	1110 1111	1011 xxxx	1zz xzz		zzzz _s zzzz _d		
说明		将源寄存器的内容移到目标寄存器。通过将 FSR2 中的值分别加上 7 位立即数偏移量 z_s 和 z_d 来确定源寄存器和目标寄存器的地址。两个寄存器都可以是4096 字节数据存储器空间(000h 到FFFh)中的任意单元。						
		моvss 指句 TOSH 或 Т						
		如果计算得到的源地址指向间接寻址寄存器,将返回 00h。如果计算得到的目标地址指向间接寻址寄存器,将执行一条 NOP 指令。						
指令	字数:	2						
指令	周期数:	2						
Q 周	期操作:							
	Q1	Q2	Q3	3		Q4		
	3×17	74. 今 36 44 41.	744 🗅 3/6	եւև ելե	245.01	百灾方现		

确定目标地址 确定目标地址 写目标寄存器

将立即数保存到 FSR2, FSR2 减 1						
PUSHL k						
$0 \le k \le 255$						
无						
1111	1010	kkkk	kkkk			
8 位立即数 k 被写入由 FSR2 指定的数据存储器单元。操作完后 FSR2 减 1。						
此指令允许	用户将值	压入软件堆	注栈。			
1						
1						
Q2	C	13	Q4			
读取k	处理		写入 标寄存器			
	0 ≤ k ≤ 255 k → (FSR2 FSR2 - 1 - 无 1111 8 位立即数 存储器单元 此指令允许 1	0 ≤ k ≤ 255 k → (FSR2), FSR2 - 1 → FSR2 无 1111 1010 8 位立即数 k 被写入I 存储器单元。操作完 此指令允许用户将值 1	0 ≤ k ≤ 255 k → (FSR2), FSR2 − 1 → FSR2 无 1111 1010 kkkk 8 位立即数 k 被写入由 FSR2 指 存储器单元。操作完后 FSR2 调 此指令允许用户将值压入软件堆 1 Q2 Q3 读取 k 处理数据			

<u>示例:</u> PUSHL 08h

执行指令前

FSR2H:FSR2L = 01ECh 存储单元(01ECh) = 00h

执行指令后

FSR2H:FSR2L = 01EBh 存储单元(01ECh) = 08h

 不例:
 MOVSS [05h], [06h]

 执行指令前
 FSR2 = 80h

 85h 单元的内容= 33h
 33h

 86h 单元的内容= 11h
 执行指令后

FSR2 = 80h 85h 单元的内容= 33h 86h 单元的内容= 33h

© 2007 Microchip Technology Inc.

SUBFSR FSR 减去立即数 SUBFSR f, k 语法: $0 \le k \le 63$ 操作数: $f \in [0, 1, 2]$ 操作: $\mathsf{FSRf} - \mathsf{k} \to \mathsf{FSRf}$ 受影响的状态位: 1110 1001 ffkk kkkk 机器码: 说明: 用 f 指定的 FSR 的内容减去 6 位立即 数 k。

指令字数: 1 指令周期数: 1

Q周期操作:

Q1	Q2	Q3	Q4
译码	读寄存器f	处理数据	写入 目标寄存器

示例: SUBFSR 2, 23h

执行指令前

FSR2 = 03FFh

执行指令后

FSR2 = 03DCh

SUBULNK	FSR2 减去立即数并返回					
语法:	SUBULNK	C k				
操作数:	$0 \le k \le 63$					
操作:	$\begin{aligned} & FSR2 - k \to FSR2, \\ & (TOS) \to PC \end{aligned}$					
受影响的状态 位:	无					
机器码:	1110	1001	11kk	kkkk		
说明:	用 FSR 的内容减去 6 位立即数 k, 然后通过将 TOS 的值装入 PC, 执行一条 RETURN 指令。					
	执行该指令需要两个指令周期,第二个 指令周期执行一条 NOP 指令。					
	情况,其中	以被看作是:□ f = 3 (二 □ SR2 进行技	进制数"1			

指令字数: 1 指令周期数: 2

Q 周期操作:

Q1	Q2	Q3	Q4
译码	读寄存器f	处理数据	写入
			目标寄存器
空操作	空操作	空操作	空操作

示例: SUBULNK 23h

执行指令前

FSR2 = 03FFh PC = 0100h

执行指令后

FSR2 = 03DCh PC = (TOS)

23.2.3 立即数变址寻址模式中面向字节和面 向位的指令

注: 使能 PIC18 扩展指令集可能导致常规应用程序运行不正常或完全失败。

一旦使能扩展指令集,除了可以使用 8 条新命令之外,还可以使用立即数变址寻址(第 5.6.1 节 "使用立即数偏移量进行变址寻址")。这将导致标准 PIC18 指令集中大部分指令的地址解析方法有很大变化。

当禁止扩展指令集时,嵌入在操作码中的地址被视作立即数存储单元:可以是快速操作存储区中的单元(a=0),或由 BSR 指定的 GPR 存储区中的单元(a=1)。当使能扩展指令集且 a=0 时,地址为 5Fh 或以下的文件寄存器参数被解析为 FSR2 中的指针值的偏移量,而不是一个立即数地址。对于实际应用来说,这意味着所有使用快速操作 RAM 位作为参数的指令,即所有面向字节或面向位的指令,或者几乎半数的 PIC18 内核指令,在使能了扩展指令集时操作都会有所不同。

当 FSR2 的内容为 00h 时,快速操作 RAM 的边界会被重新映射到它们的原始值。这对于编写向下兼容的代码很有用处。如果使用此技术,有必要在 "C"程序调用汇编子程序时保存 FSR2 的值并在返回时将它恢复,这样做的目的是保护堆栈指针。用户还必须记住扩展指令集的语法要求(见第 23.2.3.1 节 "标准 PIC18 命令的扩展指令语法")。

虽然立即数变址寻址模式对于动态堆栈和指针控制很有用处,但是如果不小心误用了寄存器也会非常麻烦。已经习惯使用 PIC18 编程的用户必须记住,在使能了扩展指令集后,地址小于或等于 5Fh 的寄存器用于立即数变址寻址。

下页中是在立即数变址寻址模式中,一些面向字节和位的指令的示例,通过示例可以看出指令执行如何受到影响。示例中的操作数条件适用于所有这一类的指令。

23.2.3.1 标准 PIC18 命令的扩展指令语法

当使能了扩展指令集时,立即数偏移量 "k"被用来替换标准的面向字节和位的命令中的文件寄存器参数"f"。如前所述,只有在"f"小于或等于 5Fh 时才会发生这种情况。当使用偏移量时,该偏移量必须用方括号"[]"标出。因为在扩展指令集中,编译器将括号中的数值解析为变址地址或偏移量。省略括号,或在括号内使用大于 5Fh 的值会在 MPASM 汇编器中产生错误。

如果变址参数已被加上了括号,那么就不再需要指定快速操作 RAM 参数;此参数被假定为 0。这与标准操作(禁止扩展指令集时)刚好相反。在变址寻址模式中,定义快速操作 RAM 位也将在 MPASM 汇编器中产生错误。

目标参数"d"的操作和以前一样。

在 MPASM 汇编器的最新版本中,必须明确调用对扩展指令集的语言支持。可以通过命令行选项 /y 或在源代码中加入 PE 伪指令进行调用。

23.2.4 使能扩展指令集时的注意事项

需要注意的是并非所有用户都有必要使用扩展指令集, 尤其是那些不使用软件堆栈的用户。

此外,立即数变址寻址模式可能会给写入 PIC18 汇编器的常规应用程序带来问题。这是因为常规的指令会尝试寻址快速操作存储区中地址低于 5Fh 的寄存器。当使能了扩展指令集时,这些地址被解析为相对于 FSR2 的立即数偏移量,所以应用程序会读或写错误的地址。

将应用程序移植到 PIC18F85J90 系列器件时,代码的 类型是非常重要的。在使用扩展指令集时,用 C 语言编 写的代码较长的重入应用程序会运行地很好,而大量使 用快速操作存储区的常规应用程序不会获得任何益处。

ADDWF		将 W 与变址寻址单元的内容相加 (立即数变址寻址模式)					
语法:	ADDWF	[k] {,d}					
操作数:	$\begin{array}{l} 0 \leq k \leq 95 \\ d \in \ [0,1] \end{array}$						
操作:	(W) + ((FS	R2) + k) -	→ dest				
受影响的状态位:	N、OV、	C、 DC 利	ΙZ				
机器码:	0010	01d0	kkkk	kkkk			
说明:		将 W 的内容与由 FSR2 加上偏移量 k 指 定的寄存器的内容相加。					
	如果 d 为 0 为 1,结果						
指令字数:	1						
指令周期数:	1						
Q 周期操作:							
Q1	Q2	Q3		Q4			
译码	读取 k	处理数		写入 示寄存器			
<u>示例:</u>	ADDWF	[OFST],	0				
执行指令前 W OFST FSR2	= = =	17h 2Ch 0A00h					

20h

37h

0A2Ch 单元的内容 =

0A2Ch 单元的内容 =

执行指令后

BSF	将变址寻址单元相应位置 1 (立即数变址寻址模式)						
语法:	BSF [k], l)					
操作数:	$0 \le f \le 95$ $0 \le b \le 7$						
操作:	$1 \rightarrow$ ((FSF	R2) + k) <b< td=""><td>></td><td></td></b<>	>				
受影响的状态位:	无						
机器码:	1000	1000 bbb0 kkkk kkkk					
说明:	将由 FSR2 中的位 b 置		量 k 指定	的寄存器			
指令字数:	1						
指令周期数:	1						
Q 周期操作:							
Q1	Q2	Q3		Q4			
译码	读寄存器f	处理数		写入 标寄存器			
<u>示例:</u>	BSF	[FLAG_O	FST], 7	,			
执行指令前 FLAG_C FSR2)FST = =	0Ah 0A00h	1				

55h

D5h

0A0Ah 单元的内容 =

0A0Ah 单元的内容 =

执行指令后

SETF	将变址寻址单元置全 1 (立即数变址寻址模式)				
语法:	SETF [k]				
操作数:	$0 \le k \le 95$				
操作:	$FFh \to ((F$	$FFh \to ((FSR2) + k)$			
受影响的状态位:	无				
机器码:	0110	1000	kkkk	kkkk	
说明:	将由 FSR2 的内容置为		₿量 k 指定	的寄存器	
指令字数:	1				
指令周期数:	1				
Q 周期操作:					
Q1	Q2	Q3	}	Q4	
译码	读取 k	处理数	据写	寄存器	
<u>示例:</u>	SETF	[OFST]			

23.2.5 使用 MICROCHIP MPLAB® IDE 工具的注意事项

最新版本的 Microchip 软件工具完全支持 PIC18F85J90 系列器件的扩展指令集。包括 MPLAB C18 C 语言编译器、MPASM 汇编语言和 MPLAB 集成开发环境 (IDE)。

在选择了使用软件开发的目标器件后, MPLAB IDE 将自动按默认模式设置该器件的配置位。 XINST 配置位的默认设置是 0,禁用扩展指令集和立即数变址寻址模式。在编程过程中必须将 XINST 位置 1 才能确保使用扩展指令集开发的应用程序能够正确执行。

要使用扩展指令集开发软件,用户必须设置他们的语言 工具以实现对扩展指令和变址寻址模式的支持。根据所 使用的环境,可以通过以下几种方法:

- 开发环境中的菜单选项或对话框,允许用户配置项目的语言工具及其设置
- 命令行选项
- 源代码中的伪指令

这些选项在不同的编译器、汇编器和开发环境中将有所不同。建议用户在其开发系统所附带的文档中查询相应的信息。

24.0 开发支持

- 一系列硬件及软件开发工具对 PIC® 单片机提供支持:
- 集成开发环境
 - MPLAB® IDE 软件
- 汇编器/编译器/链接器
 - MPASM™ 汇编器
 - MPLAB C18 和 MPLAB C30 C 编译器
 - MPLINK™ 目标链接器 / MPLIB™ 目标库管理器
 - MPLAB ASM30 汇编器 / 链接器 / 库
- 模拟器
 - MPLAB SIM 软件模拟器
- 仿真器
 - MPLAB ICE 2000 在线仿真器
 - MPLAB REAL ICE™ 在线仿真器
- 在线调试器
 - MPLAB ICD 2
- 器件编程器
 - PICSTART® Plus 开发编程器
 - MPLAB PM3 器件编程器
 - PICkit™ 2 开发编程器
- 低成本演示和开发板及评估工具包

24.1 MPLAB 集成开发环境软件

MPLAB IDE 软件为 8/16 位单片机市场提供了前所未有的易于使用的软件开发平台。 MPLAB IDE 是基于Windows[®] 操作系统的应用软件,包括:

- 一个包含所有调试工具的图形界面
 - 模拟器
 - 编程器 (单独销售)
 - 仿真器 (单独销售)
 - 在线调试器 (单独销售)
- 具有彩色上下文代码显示的全功能编辑器
- 多项目管理器
- 内容可直接编辑的可定制式数据窗口
- 高级源代码调试
- 可视化器件初始化程序, 便于进行寄存器的初始化
- 鼠标停留在变量上进行查看的功能
- 通过拖放把变量从源代码窗口拉到观察窗口
- 丰富的在线帮助
- 集成了可选的第三方工具,如 HI-TECH 软件 C 编译器和 IAR C 编译器

MPLAB IDE 可以让您:

- 编辑源文件 (汇编语言或 C 语言)
- 点击一次即可完成汇编(或编译)并将代码下载 到 PIC MCU 仿真器和模拟器工具中(自动更新所有项目信息)
- 可使用如下各项进行调试:
 - 源文件 (汇编语言或 C 语言)
 - 混合汇编语言和 C 语言
 - 机器码

MPLAB IDE 在单个开发范例中支持使用多种调试工具,包括从成本效益高的模拟器到低成本的在线调试器,再到全功能的仿真器。这样缩短了用户升级到更加灵活而功能更强大的工具时的学习时间。

24.2 MPASM 汇编器

MPASM 汇编器是全功能通用宏汇编器,适用于所有的 PIC MCU。

MPASM 汇编器可生成用于 MPLINK 目标链接器的可重定位目标文件、Intel® 标准 HEX 文件、详细描述存储器使用状况和符号参考的 MAP 文件、包含源代码行及生成机器码的绝对 LST 文件以及用于调试的 COFF 文件。

MPASM 汇编器具有如下特征:

- 集成在 MPLAB IDE 项目中
- 用户定义的宏可简化汇编代码
- 对多用途源文件进行条件汇编
- 允许完全控制汇编过程的指令

24.3 MPLAB C18 和 MPLAB C30 C 编译器

MPLAB C18 和 MPLAB C30 代码开发系统是完全的 ANSI C 编译器,分别适用于 Microchip 的 PIC18 和 PIC24 系列单片机及 dsPIC30F 和 dsPIC33 系列数字信号控制器。这些编译器可提供其他编译器并不具备的强大的集成功能和出众的代码优化能力,且使用方便。

为便于源代码调试,编译器提供了针对 MPLAB IDE 调试器的优化符号信息。

24.4 MPLINK 目标链接器 / MPLIB 目标库管理器

MPLINK 目标链接器包含了由 MPASM 汇编器、MPLAB C18 C 编译器产生的可重定位目标。通过使用链接器脚本中的指令,它还可链接预编译库中的可重定位目标。

MPLIB目标库管理器管理预编译代码库文件的创建和修改。当从源文件调用库中的一段子程序时,只有包含此子程序的模块被链接到应用中。这样可使大型库在许多不同应用中被高效地利用。

目标链接器/库管理器具有如下特征:

- 高效地连接单个的库而不是许多小文件
- 通过将相关的模块组合在一起来增强代码的可维护性
- 只要列出、替换、删除和抽取模块,便可灵活地创建库

24.5 MPLAB ASM30 汇编器、 链接器和库管理器

MPLAB ASM30 汇编器为 dsPIC30F 器件提供转换自符号汇编语言的可重定位机器码。 MPLAB C30 C 编译器使用该汇编器生成目标文件。汇编器产生可重定位目标文件之后,可将这些目标文件存档,或与其他可重定位目标文件和存档链接以生成可执行文件。该汇编器有如下显著特征:

- 支持整个 dsPIC30F 指令集
- 支持定点数据和浮点数据
- 命令行界面
- 丰富的指令集
- 灵活的宏语言
- MPLAB IDE 兼容性

24.6 MPLAB SIM 软件模拟器

MPLAB SIM软件模拟器在指令级对PIC MCU和dsPIC® DSC 进行模拟,使得用户可以在 PC 主机的环境下进行代码开发。对于任何给定的指令,用户均可对数据区进行检查或修改,并通过各种触发机制来产生激励。可以将各寄存器的情况记录在文件中,以便进行进一步地运行时分析。跟踪缓冲器和逻辑分析器的显示使模拟器还能记录和跟踪程序的执行、 I/O 的动作、大部分的外设及内部寄存器的状况。

MPLAB SIM 软件模拟器完全支持使用 MPLAB C18 和 MPLAB C30 C 编译器以及 MPASM和MAPLAB ASM30 汇编器的符号调试。该软件模拟器可用于在硬件实验室环境外灵活地开发和调试代码,是一款完美且经济的软件开发工具。

24.7 MPLAB ICE 2000 高性能在线仿真器

MPLAB ICE 2000 在线仿真器旨在为产品开发工程师提供一整套用于 PIC 单片机的设计工具。 MPLAB ICE 2000 在线仿真器的软件控制由 MPLAB 集成开发环境平台提供,它允许在单一环境下进行编辑、编译、下载以及源代码调试。

MPLAB ICE 2000 是全功能仿真器系统,它具有增强的跟踪、触发和数据监控功能。处理器模块可插拔,使系统可轻松进行重新配置以适应各种不同处理器的仿真需要。MPLAB ICE 2000 在线仿真器的架构允许对其进行扩展以支持新的 PIC 单片机。

MPLAB ICE 2000 在线仿真器系统设计为一款实时仿真系统,该仿真系统具备通常只有昂贵的开发工具中才有的高级功能。选择 PC 平台和 Microsoft® Windows® 32 位操作系统可使这些功能在一个简单而统一的应用中得到很好的利用。

24.8 MPLAB REAL ICE 在线仿真器系统

MPLAB REAL ICE在线仿真器系统是Microchip针对其闪存 DSC® 和 MCU 器件而推出的新一代高速仿真器。结合 MPLAB 集成开发环境(IDE)所具有的易于使用且功能强大的图形用户界面,该仿真器可对 PIC® 和 dsPIC® 闪存单片机进行调试和编程。IDE 是随每个工具包一起提供的。

MPLAB REAL ICE 探针通过高速 USB 2.0 接口与设计工程师的 PC 相连,并利用与常用 MPLAB ICD 2 系统兼容的连接器(RJ11)或新型抗噪声、高速低压差分信号(LVDS)互连电缆(CAT5)与目标板相连。

可通过 MPLAB IDE 下载将来版本的固件,对 MPLAB REAL ICE 进行现场升级。在即将推出的 MPLAB IDE 版本中,会支持许多新器件,还将增加一些新特性,如软件断点和汇编代码跟踪等。在同类仿真器中, MPLAB REAL ICE 的优势十分明显: 低成本、高速仿真、实时变量监视、跟踪分析、复杂断点、耐用的探针接口及较长(长达 3 米)的互连电缆。

24.9 MPLAB ICD 2 在线调试器

Microchip 的在线调试器 MPLAB ICD 2 是一款功能强大而成本低廉的运行时开发工具,通过 RS-232 或高速 USB 接口与 PC 主机相连。该工具基于闪存 PIC MCU,可用于开发本系列及其他 PIC MCU 和 dsPIC DSC。MPLAB ICD 2使用了闪存器件中内建的在线调试功能。该功能结合 Microchip 的在线串行编程 (In-Circuit Serial Programming™,ICSP™)协议,可在 MPLAB 集成开发环境的图形用户界面上提供成本效益很高的在线闪存调试。这使设计人员可通过设置断点、单步运行以及对变量、CPU状态以及外设寄存器进行监视的方法实现源代码的开发和调试。其全速运行特性可对硬件和应用进行实时测试。 MPLAB ICD 2 还可用作某些 PIC 器件的开发编程器。

24.10 MPLAB PM3 器件编程器

MPLAB PM3 器件编程器是一款通用的、符合 CE 规范的器件编程器,其可编程电压设置在 VDDMIN 和 VDDMAX 之间时可靠性最高。它有一个用来显示菜单和错误信息的大 LCD 显示器(128 x 64),以及一个支持各种封装类型的可拆卸模块化插槽装置。编程器标准配置中带有一根 ICSPTM 电缆。在单机模式下, MPLAB PM3 器件编程器不必与 PC 相连即可对 PIC 器件进行读取、验证和编程。在该模式下它还可设置代码保护。 MPLAB PM3 通过 RS-232 或 USB 电缆连接到 PC 主机上。MPLAB PM3 具备高速通信能力以及优化算法,可对存储器很大的器件进行快速编程,它还采用 SD/MMC 卡用作文件存储及数据安全应用。

© 2007 Microchip Technology Inc. 超前信息 DS39770A_CN 第 347 页

24.11 PICSTART Plus 开发编程器

PICSTART Plus开发编程器是一款易于使用而成本低廉的原型编程器。它通过 COM(RS-232)端口与 PC 相连。 MPLAB 集成开发环境软件使得该编程器的使用简便、高效。 PICSTART Plus 开发编程器支持采用 DIP 封装的大部分 PIC 器件,其引脚数最多可达 40 个。引脚数更多的器件,如 PIC16C92X 和 PIC17C76X,可通过连接一个转接插槽来获得支持。 PICSTART Plus 开发编程器符合 CE 规范。

24.12 PICkit 2 开发编程器

PICkit™ 2 开发编程器是一个低成本编程器:对于某些选定闪存器件,它也是一个调试器,通过其易于使用的接口可对众多 Microchip 的低档、中档和 PIC18F 系列闪存单片机进行编程。PICkit 2 入门工具包中包含一个有实验布线区的开发板、十二堂系列课程、软件和 HITECH 的 PICC™ Lite C 编译器,有助于用户快速掌握PIC®单片机的使用。这一工具包为使用 Microchip 功能强大的中档闪存系列单片机进行编程、评估和应用开发,提供了所需的一切。

24.13 演示、开发和评估板

有许多演示、开发和评估板可用于各种 PIC MCU 和 dsPIC DSC,实现对全功能系统的快速应用开发。大多数的演示、开发和评估板都有实验布线区,供用户添加定制电路;还有应用固件和源代码,用于测试和修改。

这些板支持多种功能部件,包括 LED、温度传感器、开关、扬声器、RS-232 接口、 LCD 显示器、电位计和附加 EEPROM 存储器。

演示和开发板可用于教学环境,在实验布线区设计定制 电路,从而掌握各种单片机应用。

除了PICDEM™和dsPICDEM™演示/开发板系列电路外,Microchip还有一系列评估工具包和演示软件,适用于模拟滤波器设计、KEELOQ®数据安全产品IC、CAN、IrDA®、PowerSmart®电池管理、SEEVAL®评估系统、Σ-Δ ADC、流速传感器,等等。

有关演示、开发和评估工具包的完整列表,请查阅 Microchip 公司网页(www.microchip.com)以及最新的 "Product Selector Guide (产品选型指南)" (DS00148)。

25.0 电气特性


绝对极限参数值(†)


偏置电压下的环境温度	40°C 至 +100°C
储存温度	65°C 至 +150°C
任一仅数字 I/O 引脚或 MCLR 相对于 Vss 的电压 (除 VDD 外)	0.3V 至 6.0V
任一数模组合引脚相对于 Vss 的电压 (除 VDD 和 MCLR 外)	0.3V 至(VDD + 0.3V)
VDDCORE 引脚相对于 Vss 的电压	0.3V 至 2.75V
VDD 引脚相对于 Vss 的电压	0.3V 至 3.6V
总功耗 (注 1)	1.0W
流出 Vss 引脚的最大电流	300 mA
流入 VDD 引脚的最大电流	250 mA
PORTA<7:6>、 PORTB 和 PORTC I/O 引脚的最大输出灌电流	25 mA
PORTD、PORTE 和 PORTJ I/O 引脚的最大输出灌电流	8 mA
PORTA<5:0>、PORTF、PORTG 和 PORTH I/O 引脚的最大输出灌电流	2 mA
PORTA<7:6>、 PORTB 和 PORTC I/O 引脚的最大输出拉电流	25 mA
PORTD、PORTE 和 PORTJ I/O 引脚的最大输出拉电流	8 mA
PORTA<5:0>、 PORTF、 PORTG 和 PORTH I/O 引脚的最大输出拉电流	2 mA
所有组合端口的最大灌电流	200 mA
所有组合端口的最大拉电流	200 mA

注 1: 功耗计算公式为:

Pdis = VDD x {IDD - Σ IOH} + Σ {(VDD - VOH) x IOH} + Σ (VOL x IOL)

†注:如果运行条件超过了上述"绝对极限参数值",可能对器件造成永久性损坏。上述值仅为运行条件的极大值, 我们不建议器件运行在该条件下或该规范范围以外。器件长时间工作在绝对极限参数条件下,其稳定性可能受到影响。





© 2007 Microchip Technology Inc.

25.1 直流特性: 供电电压 PIC18F85J90 系列 (工业级)

	PIC18F85J90 系列 标准运行组 (工业级) 运行温度				另外说明) 工业		40°C ≤ Ta ≤ +85°C
参数 编号	符号	特性	最小值	典型值	最大值	单位	条件
D001	VDD	供电电压	VDDCORE 2.0	_	3.6 3.6	V V	ENVREG 连接到 Vss ENVREG 连接到 Vpd
D001B	VDDCORE	单片机内核的外部电源	2.0	_	2.70	V	ENVREG 连接到 Vss
D001C	AVDD	模拟供电电压	VDD - 0.3	_	VDD + 0.3	V	
D001D	AVss	模拟地电位	Vss - 0.3	_	Vss + 0.3	V	
D002	VDR	RAM 数据保持电压(1)	1.5	_	_	V	
D003	VPOR	VDD 启动电压 (确保内部上电复位信号)	_		0.7	V	详见 第 4.3 节 "上电复位 (POR)"。
D004	SVDD	VDD 上升率 (确保内部上电复位信号)	0.05		_	V/ms	详见 第 4.3 节 "上电复位 (POR)"。

注 1: 这是在不丢失 RAM 数据的前提下,休眠模式或器件复位期间 VDD 所能降到的最小电压值。

© 2007 Microchip Technology Inc. 超前信息 DS39770A_CN 第 351 页

25.2 直流特性:

掉电和供电电流 PIC18F85J90 系列 (工业级)

	F85J90 系列 标准运行条件(除非另外说明) 工业级) 工业级为 -40°C ≤ TA ≤ +85°C						5°C	
参数 编号	器件		典型值	最大值	单位	条件		
	掉电电流 (IPD) ⁽¹⁾							
		所有器件	0.1	0.9	μΑ	-40°C	Vpp = 2.0V,	
			0.1	0.9	μΑ	+25°C	VDDCORE = 2.0V	
			0.3	5	μΑ	+85°C	(休眠 模式) ⁽⁴⁾	
		所有器件	0.1	0.9	μΑ	-40°C	Vpp = 2.5V,	
			0.1	0.9	μΑ	+25°C	VDDCORE = 2.5V	
			0.3	5	μΑ	+85°C	(休眠 模式) ⁽⁴⁾	
		所有器件	TBD	TBD	μΑ	-40°C	.,	
			TBD	TBD	μΑ	+25°C	VDD = 3.3V (休眠 模式) ⁽⁵⁾	
			TBD	TBD	μΑ	+85°C	一 (水 吠 侯式)(、	

图注:

TBD = 待定

- 注 1: 在休眠模式下,掉电电流并不取决于振荡器的类型。掉电电流是在器件处于休眠模式、所有 I/O 引脚处于高阻状态并且连接到 VDD 或 Vss,禁止所有会带来新增电流的功能部件(如 WDT、 Timer1 振荡器、 BOR 等)时测得的。
 - **2:** 供电电流主要受工作电压、频率和模式的影响。其他因素,如 I/O 引脚负载和开关速率、振荡器类型和电路、内部代码执行模式和温度也会对电流消耗产生影响。
 - 上电工作模式下,所有 IDD 测量值的测试条件为:
 - OSC1 = 外部方波, 轨到轨摆幅; 所有 I/O 引脚均为三态, 上拉至 VDD;

- 3: 标准低成本 32 kHz 晶振的工作温度范围为 -10°C 至 +70°C。扩展温度晶振成本则高很多。
- **4:** 禁止稳压器 (ENVREG 连接到 Vss)。
- 5: 使能稳压器 (ENVREG 连接到 VDD)。

25.2 直流特性:

掉电和供电电流 PIC18F85J90 系列 (工业级) (续)

	35J90 系列 业级)	标准运行条件 (除非另外说明) 运行温度 工业级为 -40°C ≤ TA ≤ +85°C							
参数 编号	器件	典型值	最大值	单位		条件			
	供电电流 (IDD) ⁽²⁾								
	所有器件	5	TBD	μΑ	-40°C				
		6	TBD	μΑ	+25°C	$VDD = 2.0V,$ $VDDCORE = 2.0V^{(4)}$			
		9	TBD	μΑ	+85°C	VBBOOKE 2.0V			
	所有器件	7	TBD	μΑ	-40°C		Fosc = 31 kHz		
		8	TBD	μΑ	+25°C	$V_{DD} = 2.5V,$ $V_{DDCORE} = 2.5V^{(4)}$	(RC_RUN 模式,		
		11	TBD	μΑ	+85°C	VBBOOKE 2.0V	内部振荡器作为时钟源)		
	所有器件	TBD	TBD	μΑ	-40°C				
		TBD	TBD	μΑ	+25°C	$V_{DD} = 3.3V^{(5)}$			
		TBD	TBD	μΑ	+85°C				
	所有器件	0.35	TBD	μΑ	-40°C		Fosc = 1 MHz		
		0.38	TBD	μΑ	+25°C	VDD = 2.0V, $VDDCORE = 2.0V(4)$			
		0.40	TBD	μΑ	+85°C	VBBOOKE 2.0V			
	所有器件	0.42	TBD	μΑ	-40°C				
		0.46	TBD	μΑ	+25°C	$V_{DD} = 2.5V,$ $V_{DDCORE} = 2.5V^{(4)}$			
		0.48	TBD	μΑ	+85°C	VBBOOKE 2.0V			
	所有器件	TBD	TBD	μΑ	-40°C				
		TBD	TBD	μΑ	+25°C	$V_{DD} = 3.3V^{(5)}$			
		TBD	TBD	μΑ	+85°C				
	所有器件	0.74	TBD	μΑ	-40°C				
		0.82	TBD	μΑ	+25°C	$V_{DD} = 2.0V,$ $V_{DDCORE} = 2.0V^{(4)}$	Fosc = 4 MHz		
		0.87	TBD	μΑ	+85°C	15500NE 2.0 V			
	所有器件	1.13	TBD	μΑ	-40°C	VDD = 2.5V, VDDCORE = 2.5V ⁽⁴⁾			
		1.16	TBD	μΑ	+25°C				
		1.21	TBD	μΑ	+85°C				
	所有器件	TBD	TBD	μΑ	-40°C				
		TBD	TBD	μΑ	+25°C	$V_{DD} = 3.3V^{(5)}$			
		TBD	TBD	μΑ	+85°C				

图注:

TBD = 待定

注

- 1: 在休眠模式下,掉电电流并不取决于振荡器的类型。掉电电流是在器件处于休眠模式、所有 I/O 引脚处于高阻状态并且 连接到 VDD 或 Vss,禁止所有会带来新增电流的功能部件(如 WDT、Timer1 振荡器、BOR等)时测得的。
- 供电电流主要受工作电压、频率和模式的影响。其他因素,如I/O引脚负载和开关速率、振荡器类型和电路、内部代码 执行模式和温度也会对电流消耗产生影响。

上电工作模式下,所有 IDD 测量值的测试条件为:

OSC1 = 外部方波, 轨到轨摆幅; 所有 I/O 引脚均为三态, 上拉至 VDD;

- 3: 标准低成本 32 kHz 晶振的工作温度范围为 -10°C 至 +70°C。扩展温度晶振成本则高很多。
- 禁止稳压器 (ENVREG 连接到 Vss)。
- 使能稳压器 (ENVREG 连接到 VDD)。

25.2 直流特性:

掉电和供电电流 PIC18F85J90 系列 (工业级) (续)

PIC18F8	标准运行条件 (除非另外说明) 运行温度								
参数 编号	器件	典型值	最大值	单位		条件			
	供电电流 (IDD) ⁽²⁾								
	所有器件	2.3	TBD	μΑ	-40°C				
		2.4	TBD	μΑ	+25°C	$V_{DD} = 2.0V,$ $V_{DDCORE} = 2.0V^{(4)}$			
		4.8	TBD	μΑ	+85°C	TBBOOKE 2.01			
	所有器件	3.2	TBD	μΑ	-40°C	\/ 0.5\/	Fosc = 31 kHz		
		3.3	TBD	μΑ	+25°C	$V_{DD} = 2.5V,$ $V_{DDCORE} = 2.5V^{(4)}$	(RC_IDLE 模式,		
		5.9	TBD	μΑ	+85°C		内部振荡器作为时钟源)		
	所有器件	TBD	TBD	μΑ	-40°C				
		TBD	TBD	μΑ	+25°C	$V_{DD} = 3.3V^{(5)}$			
		TBD	TBD	μΑ	+85°C				
	所有器件	0.25	TBD	μΑ	-40°C	\/ 0.0\/	Fosc = 1 MHz (RC_IDLE 模式, 内部振荡器作为时钟源)		
		0.27	TBD	μΑ	+25°C	VDD = 2.0V, $VDDCORE = 2.0V(4)$			
		0.28	TBD	μΑ	+85°C				
	所有器件	0.28	TBD	μΑ	-40°C	V _{DD} = 2.5V,			
		0.28	TBD	μΑ	+25°C	VDD = 2.5V, $VDDCORE = 2.5V^{(4)}$			
		0.29	TBD	μΑ	+85°C				
	所有器件	TBD	TBD	μΑ	-40°C				
		TBD	TBD	μΑ	+25°C	$V_{DD} = 3.3V^{(5)}$			
		TBD	TBD	μΑ	+85°C				
	所有器件	0.35	TBD	μΑ	-40°C	V _{DD} = 2.0V,	Fosc = 4 MHz		
		0.37	TBD	μΑ	+25°C	VDD = 2.0V, $VDDCORE = 2.0V^{(4)}$			
		0.38	TBD	μΑ	+85°C				
	所有器件	0.39	TBD	μΑ	-40°C	VDD = 2.5V, VDDCORE = 2.5V ⁽⁴⁾			
		0.41	TBD	μΑ	+25°C				
		0.42	TBD	μΑ	+85°C				
	所有器件	TBD	TBD	μΑ	-40°C				
		TBD	TBD	μΑ	+25°C	$V_{DD} = 3.3V^{(5)}$			
		TBD	TBD	μΑ	+85°C				

图注: TBD = 待定

- 注 1: 在休眠模式下,掉电电流并不取决于振荡器的类型。掉电电流是在器件处于休眠模式、所有 I/O 引脚处于高阻状态并且连接到 Vop 或 Vss,禁止所有会带来新增电流的功能部件(如 WDT、Timer1 振荡器、BOR等)时测得的。
 - 2: 供电电流主要受工作电压、频率和模式的影响。其他因素,如 I/O 引脚负载和开关速率、振荡器类型和电路、内部代码执行模式和温度也会对电流消耗产生影响。

上电工作模式下,所有 IDD 测量值的测试条件为:

OSC1 = 外部方波, 轨到轨摆幅; 所有 I/O 引脚均为三态, 上拉至 VDD;

- 3: 标准低成本 32 kHz 晶振的工作温度范围为 -10°C 至 +70°C。扩展温度晶振成本则高很多。
- 4: 禁止稳压器(ENVREG 连接到 Vss)。
- 5: 使能稳压器(ENVREG 连接到 VDD)。

25.2 直流特性:

掉电和供电电流 PIC18F85J90 系列 (工业级) (续)

PIC18F85J90 系列 (工业级)				标准运行条件 (除非另外说明) 运行温度 工业级为 -40°C ≤ TA ≤ +85°C							
参数 编号					最大值	单位		条件			
	供电电流	(IDD) (2)									
			所有器件	0.17	TBD	mA	-40°C				
				0.18	TBD	mA	+25°C	$V_{DD} = 2.0V,$ $V_{DDCORE} = 2.0V^{(4)}$			
				0.20	TBD	mA	+85°C	13333112 2.01			
			所有器件	0.29	TBD	mA	-40°C		Fosc = 1 MHz		
				0.31	TBD	mA	+25°C	$V_{DD} = 2.5V,$ $V_{DDCORE} = 2.5V^{(4)}$	(PRI_RUN 模式,		
				0.34	TBD	mA	+85°C	VBBOOKE 2.0V	EC 振荡器)		
			所有器件	TBD	TBD	mA	-40°C				
				TBD	TBD	mA	+25°C	$V_{DD} = 3.3V^{(5)}$			
				TBD	TBD	mA	+85°C				
			所有器件	0.63	TBD	mA	-40°C		Fosc = 4 MHz (PRI_RUN 模式, EC 振荡器)		
				0.67	TBD	mA	+25°C	$V_{DD} = 2.0V,$ $V_{DDCORE} = 2.0V^{(4)}$			
				0.73	TBD	mA	+85°C	VBBOOKE 2.0V			
			所有器件	1.05	TBD	mA	-40°C				
				1.09	TBD	mA	+25°C	$V_{DD} = 2.5V,$ $V_{DDCORE} = 2.5V^{(4)}$			
				1.07	TBD	mA	+85°C	VBBOOKE 2.0V			
			所有器件	TBD	TBD	mA	-40°C				
				TBD	TBD	mA	+25°C	$V_{DD} = 3.3V^{(5)}$			
				TBD	TBD	mA	+85°C				
			所有器件	7.61	TBD	mA	-40°C		Fosc = 40 MHz (PRI_RUN 模式, EC 振荡器)		
				5.95	TBD	mA	+25°C	VDD = 2.5V, $VDDCORE = 2.5V(4)$			
				6.48	TBD	mA	+85°C	15500KE 2.0V			
			所有器件	TBD	TBD	mA	-40°C				
				TBD	TBD	mA	+25°C	V _{DD} = 3.3V ⁽⁵⁾			
				TBD	TBD	mA	+85°C				

图注: TBD = 待定

注

- 在休眠模式下,掉电电流并不取决于振荡器的类型。掉电电流是在器件处于休眠模式、所有 I/O 引脚处于高阻状态并且 连接到 VDD 或 Vss,禁止所有会带来新增电流的功能部件(如 WDT、Timer1 振荡器、BOR等)时测得的。
 - 2: 供电电流主要受工作电压、频率和模式的影响。其他因素,如 I/O 引脚负载和开关速率、振荡器类型和电路、内部代码 执行模式和温度也会对电流消耗产生影响。

上电工作模式下,所有 IDD 测量值的测试条件为:

OSC1 = 外部方波, 轨到轨摆幅; 所有 I/O 引脚均为三态, 上拉至 VDD;

- 3: 标准低成本 32 kHz 晶振的工作温度范围为 -10°C 至 +70°C。扩展温度晶振成本则高很多。
- 禁止稳压器 (ENVREG 连接到 Vss)。
- 使能稳压器 (ENVREG 连接到 VDD)。

25.2 直流特性:

掉电和供电电流 PIC18F85J90 系列 (工业级) (续)

	5J90 系列 业级)	标准运行条件 (除非另外说明) 运行温度						
参数 编号	器件	典型值	最大值	单位	条件			
	供电电流 (IDD) ⁽²⁾							
	所有器件	2.8	TBD	mA	-40°C		Fosc = 4 MHz,	
		3.0	TBD	mA	+25°C	$V_{DD} = 2.0V,$ $V_{DDCORE} = 2.0V^{(4)}$	16 MHz 内部 (PRI_RUN 模式, HSPLL 振荡器)	
		3.0	TBD	mA	+85°C	VDDCORE = 2.0VV		
	所有器件	4.5	TBD	mA	-40°C		Fosc = 4 MHz, 16 MHz 内部 (PRI_RUN 模式, HSPLL 振荡器)	
		4.8	TBD	mA	+25°C	VDD = 2.5V, $VDDCORE = 2.5V(4)$		
		4.5	TBD	mA	+85°C			
	所有器件	TBD	TBD	mA	-40°C		Fosc = 4 MHz,	
		TBD	TBD	mA	+25°C	$V_{DD} = 3.3V^{(5)}$	16 MHz 内部	
		TBD	TBD	mA	+85°C		(PRI_RUN 模式, HSPLL 振荡器)	
	所有器件	8.0	TBD	mA	-40°C		Fosc = 10 MHz, 40 MHz 内部	
		7.7	TBD	mA	+25°C	$V_{DD} = 2.5V$,		
		6.6	TBD	mA	+85°C	VDDCORE = 2.5V ⁽⁴⁾	(PRI_RUN 模式, HSPLL 振荡器)	
	所有器件	TBD	TBD	mA	-40°C		Fosc = 10 MHz,	
		TBD	TBD	mA	+25°C	$V_{DD} = 3.3V^{(5)}$	40 MHz 内部	
		TBD	TBD	mA	+85°C		(PRI_RUN 模式, HSPLL 振荡器)	

图注: TBD = 待定

- 注 1: 在休眠模式下,掉电电流并不取决于振荡器的类型。掉电电流是在器件处于休眠模式、所有 I/O 引脚处于高阻状态并且连接到 Vop 或 Vss,禁止所有会带来新增电流的功能部件(如 WDT、 Timer1 振荡器、 BOR 等)时测得的。
 - 2: 供电电流主要受工作电压、频率和模式的影响。其他因素,如 I/O 引脚负载和开关速率、振荡器类型和电路、内部代码执行模式和温度也会对电流消耗产生影响。
 - 上电工作模式下,所有 IDD 测量值的测试条件为:

OSC1 = 外部方波, 轨到轨摆幅; 所有 I/O 引脚均为三态, 上拉至 VDD;

- 3: 标准低成本 32 kHz 晶振的工作温度范围为 -10°C 至 +70°C。扩展温度晶振成本则高很多。
- 4: 禁止稳压器(ENVREG 连接到 Vss)。
- **5:** 使能稳压器(ENVREG 连接到 VDD)。

25.2 直流特性:

掉电和供电电流 PIC18F85J90 系列 (工业级) (续)

PIC18F85J90 系列 (工业级)				标准运行条件 (除非另外说明) 运行温度							
参数 编号					最大值	单位		条件			
	供电电流	(IDD) (2)									
			所有器件	0.10	TBD	mA	-40°C				
				0.05	TBD	mA	+25°C	$VDD = 2.0V,$ $VDDCORE = 2.0V^{(4)}$			
				0.05	TBD	mA	+85°C	TODOGRE 2.01			
			所有器件	0.35	TBD	mA	-40°C		Fosc = 1 MHz		
				0.13	TBD	mA	+25°C	$V_{DD} = 2.5V,$ $V_{DDCORE} = 2.5V^{(4)}$	(PRI_IDLE 模式,		
				0.10	TBD	mA	+85°C	VBBOOKE 2.0V	EC 振荡器)		
			所有器件	TBD	TBD	mA	-40°C				
				TBD	TBD	mA	+25°C	$V_{DD} = 3.3V^{(5)}$			
				TBD	TBD	mA	+85°C				
			所有器件	0.31	TBD	mA	-40°C		Fosc = 4 MHz (PRI_IDLE 模式, EC 振荡器)		
				0.20	TBD	mA	+25°C	$VDD = 2.0V,$ $VDDCORE = 2.0V^{(4)}$			
				0.21	TBD	mA	+85°C	VDDCORL - 2.0V			
			所有器件	0.48	TBD	mA	-40°C				
				0.31	TBD	mA	+25°C	$V_{DD} = 2.5V,$ $V_{DDCORE} = 2.5V^{(4)}$			
				0.34	TBD	mA	+85°C	VDDCORL - 2.5V			
			所有器件	TBD	TBD	mA	-40°C				
				TBD	TBD	mA	+25°C	V _{DD} = 3.3V ⁽⁵⁾			
				TBD	TBD	mA	+85°C				
			所有器件	2.38	TBD	mA	-40°C		Fosc = 40 MHz (PRI_IDLE 模式, EC 振荡器)		
				2.03	TBD	mA	+25°C	$VDD = 2.5V,$ $VDDCORE = 2.5V^{(4)}$			
				2.52	TBD	mA	+85°C	VDDCORE - 2.3V\ /			
			所有器件	TBD	TBD	mA	-40°C				
				TBD	TBD	mA	+25°C	V _{DD} = 3.3V ⁽⁵⁾			
				TBD	TBD	mA	+85°C				

图注: TBD = 待定

注

- 1: 在休眠模式下,掉电电流并不取决于振荡器的类型。掉电电流是在器件处于休眠模式、所有 I/O 引脚处于高阻状态并且 连接到 VDD 或 Vss,禁止所有会带来新增电流的功能部件(如 WDT、Timer1 振荡器、BOR等)时测得的。
 - 2: 供电电流主要受工作电压、频率和模式的影响。其他因素,如 I/O 引脚负载和开关速率、振荡器类型和电路、内部代码执行模式和温度也会对电流消耗产生影响。

上电工作模式下,所有 IDD 测量值的测试条件为:

OSC1 = 外部方波, 轨到轨摆幅; 所有 I/O 引脚均为三态, 上拉至 VDD;

- 3: 标准低成本 32 kHz 晶振的工作温度范围为 -10°C 至 +70°C。扩展温度晶振成本则高很多。
- 4: 禁止稳压器(ENVREG 连接到 Vss)。
- 5: 使能稳压器(ENVREG 连接到 VDD)。

25.2 直流特性:

掉电和供电电流 PIC18F85J90 系列 (工业级) (续)

PIC18F85J90 系列 (工业级)			标准运行条件 (除非另外说明) 运行温度 工业级为 -40°C ≤ TA ≤ +85°C							
参数 编号	器件	典型值	最大值	单位	条件					
	供电电流 (IDD) ⁽²⁾									
	所有器件	TBD	TBD	mA	-10°C					
		TBD	TBD	mA	+25°C	$VDD = 2.0V,$ $VDDCORE = 2.0V^{(4)}$				
		TBD	TBD	mA	+70°C	13300KL 2.0 1				
	所有器件	TBD	TBD	mA	-10°C		Fosc = 32 kHz ⁽³⁾ (SEC_RUN 模式, Timer1 作为时钟源)			
		TBD	TBD	mA	+25°C	$V_{DD} = 2.5V,$ $V_{DDCORE} = 2.5V^{(4)}$				
		TBD	TBD	mA	+70°C					
	所有器件	TBD	TBD	mA	-10°C					
		TBD	TBD	mA	+25°C	$V_{DD} = 3.3V^{(5)}$				
		TBD	TBD	mA	+70°C					
	所有器件	TBD	TBD	mA	-10°C		Fosc = 32 kHz ⁽³⁾ (SEC_IDLE 模式,			
		TBD	TBD	mA	+25°C	$V_{DD} = 2.0V,$ $V_{DDCORE} = 2.0V^{(4)}$				
		TBD	TBD	mA	+70°C					
	所有器件	TBD	TBD	mA	-10°C					
		TBD	TBD	mA	+25°C	$V_{DD} = 2.5V,$ $V_{DDCORE} = 2.5V^{(4)}$				
		TBD	TBD	mA	+70°C		Timer1 作为时钟源)			
	所有器件	TBD	TBD	mA	-10°C					
		TBD	TBD	mA	+25°C	$V_{DD} = 3.3V^{(5)}$				
		TBD	TBD	mA	+70°C					

图注: TBD = 待定

- 注 1: 在休眠模式下,掉电电流并不取决于振荡器的类型。掉电电流是在器件处于休眠模式、所有 I/O 引脚处于高阻状态并且连接到 Vop 或 Vss,禁止所有会带来新增电流的功能部件(如 WDT、Timer1 振荡器、BOR等)时测得的。
 - 2: 供电电流主要受工作电压、频率和模式的影响。其他因素,如 I/O 引脚负载和开关速率、振荡器类型和电路、内部代码执行模式和温度也会对电流消耗产生影响。
 - 上电工作模式下,所有 IDD 测量值的测试条件为:

OSC1 = 外部方波, 轨到轨摆幅; 所有 I/O 引脚均为三态, 上拉至 VDD;

- 3: 标准低成本 32 kHz 晶振的工作温度范围为 -10°C 至 +70°C。扩展温度晶振成本则高很多。
- 4: 禁止稳压器(ENVREG 连接到 Vss)。
- **5:** 使能稳压器(ENVREG 连接到 VDD)。

25.2 直流特性:

掉电和供电电流 PIC18F85J90 系列 (工业级) (续)

	5J90 系列 业级)	标准运 运行温	行条件 ((除非另		40°C ≤ TA ≤ +85°C		
参数 编号	器件	典型值	最大值	单位		条件		
	模块差分电流 (Δlwdt、Δlcd、	∆losc	B 和 ∆la	D)				
D022	看门狗定时器	TBD	TBD	μΑ	-40°C	\/ 0.0\/		
(∆lwdt)		2.2	4	μΑ	+25°C	$V_{DD} = 2.0V,$ $V_{DDCORE} = 2.0V^{(4)}$		
		TBD	TBD	μΑ	+85°C	VBBOOKE 2.0V		
		TBD	TBD	μΑ	-40°C	\/ 0.5\/		
		3.1	5	μΑ	+25°C	VDD = 2.5V, $VDDCORE = 2.5V^{(4)}$		
		TBD	TBD	μΑ	+85°C	VBBOOKE 2.0V		
		TBD	TBD	μΑ	-40°C			
		TBD	TBD	μΑ	+25°C	$V_{DD} = 3.3V^{(5)}$		
		TBD	TBD	μΑ	+85°C			
D024 (Δlccd)	LCD 模块	TBD	TBD	μΑ	-40°C 至 +85°C	$V_{DD} = 2.0V$, $V_{DDCORE} = 2.0V^{(4)}$		
		TBD	TBD	μА	-40°C 至 +85°C	$VDD = 3.3V$, $VDDCORE = 2.0V^{(4)}$		
D025	Timer1 振荡器	TBD	TBD	μΑ	-40°C			
$(\Delta losc_B)$,	TBD	TBD	μΑ	+25°C	$V_{DD} = 2.0V,$ $V_{DDCORE} = 2.0V^{(4)}$	Timer1 ⁽³⁾ 为 32 kHz	
		TBD	TBD	μΑ	+85°C	VDDCORE = 2.0V		
		TBD	TBD	μΑ	-40°C			
		TBD	TBD	μΑ	+25°C	$VDD = 2.5V, VDDCORE = 2.5V^{(4)}$	Timer1 ⁽³⁾ 为 32 kHz	
		TBD	TBD	μΑ	+85°C	VDDCORL - 2.3V		
		TBD	TBD	μΑ	-40°C			
		TBD	TBD	μΑ	+25°C	$V_{DD} = 3.3V^{(5)}$	Timer1 ⁽³⁾ 为 32 kHz	
		TBD	TBD	μΑ	+85°C			
D026 (ΔIAD)	A/D 转换器	TBD	TBD	μΑ	-40°C 至 +85°C	$V_{DD} = 2.0V$, $V_{DDCORE} = 2.0V^{(4)}$		
		TBD	TBD	μΑ	-40°C 至 +85°C	VDD = 2.5V, VDDCORE = 2.5V ⁽⁴⁾	A/D 启动,但不进行转换	
		TBD	TBD	μΑ	-40°C 至 +85°C	$V_{DD} = 3.3V^{(5)}$		

图注:

TBD = 待定

- 注 1: 在休眠模式下,掉电电流并不取决于振荡器的类型。掉电电流是在器件处于休眠模式、所有 I/O 引脚处于高阻状态并且连接到 Vop 或 Vss,禁止所有会带来新增电流的功能部件(如 WDT、 Timer1 振荡器、 BOR 等)时测得的。
 - 2: 供电电流主要受工作电压、频率和模式的影响。其他因素,如 I/O 引脚负载和开关速率、振荡器类型和电路、内部代码执行模式和温度也会对电流消耗产生影响。

上电工作模式下,所有 IDD 测量值的测试条件为:

OSC1 = 外部方波, 轨到轨摆幅; 所有 I/O 引脚均为三态, 上拉至 VDD; MCLR = VDD; 根据具体应用使能/禁止 WDT。

- 3: 标准低成本 32 kHz 晶振的工作温度范围为 -10°C 至 +70°C。扩展温度晶振成本则高很多。
- 4: 禁止稳压器(ENVREG 连接到 Vss)。
- **5:** 使能稳压器(ENVREG 连接到 VDD)。

© 2007 Microchip Technology Inc. 超前信息 DS39770A_CN 第 359 页

25.3 直流特性:

PIC18F85J90 系列 (工业级)

直流特性	Ė		标准运行条件(运行温度			0°C ≤ TA ≤ +85°C
参数 编号	符号	特性	最小值	最大值	单位	条件
	VIL	输入低电压				
		所有 I/O 端口:				
D030		带 TTL 缓冲器	Vss	0.15 VDD	V	
D031		带施密特触发缓冲器	Vss	0.2 VDD	V	
D032		MCLR	Vss	0.2 VDD	V	
D033		OSC1	Vss	0.3 VDD	V	HS 和 HSPLL 模式
D033A		OSC1	Vss	0.2 VDD	V	EC 和 ECPLL 模式 (1)
D034		T13CKI	Vss	0.3	V	
	VIH	输入高电压				
		具有模拟功能的 I/O 端口:				
D040		带 TTL 缓冲器	0.25 VDD + 0.8V	VDD	V	VDD < 3.3V
D041		带施密特触发缓冲器	0.8 VDD	VDD	V	
		仅数字 I/O 端口:				
Dxxx		带 TTL 缓冲器	0.25 VDD + 0.8V	5.5	V	VDD < 3.3V
DxxxA			2.0	5.5	V	$3.3V \le VDD \le 3.6V$
Dxxx		带施密特触发缓冲器	0.8 VDD	5.5	V	
D042		MCLR	0.8 Vdd	VDD	V	
D043		OSC1	0.7 Vdd	VDD	V	HS 和 HSPLL 模式
D043A		OSC1	0.8 Vdd	VDD	V	EC 和 ECPLL 模式
D044		T13CKI	1.6	VDD	V	
	lı∟	输入泄漏电流 ⁽¹⁾				
D060		I/O 端口	_	±1	μΑ	Vss≤Vpin≤Vdd, 引脚处于高阻状态
D061		MCLR	_	±1	μΑ	Vss ≤ Vpin ≤ Vdd
D063		OSC1	_	±1	μΑ	Vss ≤ VPIN ≤ VDD
	IPU	弱上拉电流				
D070	IPURB	PORTB 弱上拉电流	30	240	μΑ	VDD = 3.3V, VPIN = VSS

注 1: 负电流定义引脚的拉电流。

25.3 直流特性: PIC18F85J90 系列 (工业级) (续)

直流特性	±		标准运行条件 (除非另外说明) 运行温度 工业级为 -40°C ≤ TA ≤ +85°C				
参数 编号	符号	特性	最小值	最大值	单位	条件	
	Vol	输出低电压					
D080		I/O 端口	_	0.6	٧	IOL = 2.4 mA, VOL = 0.4V, VDD = 3.3V, -40°C 至 +85°C	
D083		OSC2/CLKO (EC 和 ECIO 模式)	_	0.6	V	IOL = 2.4 mA, VOL = 0.4V, VDD = 3.3V, -40°C 至 +85°C	
	Vон	输出高电压 ⁽¹⁾					
D090		I/O 端口	VDD - 0.7	_	V	IOH = -3.0 mA, VDD = 3.3V, -40°C 至 +85°C	
D092		OSC2/CLKO (HS、EC 和 ECIO 模式)	VDD - 0.7	_	V	IOH = -1.3 mA, VDD = 3.3V, -40°C 至 +85°C	
		输出引脚上的容性负载规范					
D100	Cosc ₂	OSC2 引脚	_	15	pF	当外部时钟用于驱动 OSC1 时处于 HS 模式下	
D101	Сю	所有 I/O 引脚和 OSC2 (在 RC 模式下)	_	50	pF	满足交流时序规范	
D102	Св	SCL 和 SDA	_	400	pF	I ² C™ 规范	

注 1: 负电流定义引脚的拉电流。

表 25-1: 存储器编程要求

<u>~~ · · </u>	农 20 1 .									
直流特性			标准运行条件 (除非另外说明) 运行温度 工业级为 -40°C ≤ Ta ≤ +85°C							
参数 编号	符号	守号 特性		典型值†	最大值	单位	条件			
		程序闪存								
D130	EР	单元擦写次数	100	1K	_	E/W	-40°C 至 +85°C			
D131	VPR	用于读取的 VDD	VMIN	_	3.6	V	VMIN = 最小工作电压			
D132B	VPEW	自定时写的 VDD	VMIN	_	3.6	V	VMIN = 最小工作电压			
D133A	Tıw	自定时写周期时间	_	2.8	_	ms				
D134	TRETD	特性保存期	20	_	_	年	假设没有违反其他规范			
D135	IDDP	编程期间的供电电流	_	10	_	mΑ				
D1xxx	TWE	每个擦写周期的写入次数	_	_	1					

[†] 除非另外说明,否则"典型值"栏中的数据均为 3.3V 和 25°C 条件下的值。这些参数仅供设计参考,未经测试。

表 25-2: 比较器规范

运行条件:	运行条件: 3.0V ≤ VDD ≤ 3.6V, -40°C ≤ Ta ≤ +85°C (除非另外说明)										
参数 编号	符号	特性	最小值	典型值	最大值	单位	注释				
D300	VIOFF	输入失调电压	_	±5.0	±10	mV					
D301	VICM	输入共模电压*	0	_	AVDD - 1.5	V					
D302	CMRR	共模抑制比*	55	_	_	dB					
300	TRESP	响应时间 (1)*	_	150	400	ns					
301	Тмс2оv	比较器模式改变到输出有效的时间*	_	_	10	μs					

^{*} 这些参数为特性值,但未经测试。

表 25-3: 参考电压规范

运行条件:	运行条件: 3.0V ≤ VDD ≤ 3.6V, -40°C ≤ TA ≤ +85°C (除非另外说明)										
参数 编号	符号	特性	最小值	典型值	最大值	单位	注释				
D310	VRES	分辨率	VDD/24	_	VDD/32	LSb					
D311	VRAA	绝对精度	_	_	1/2	LSb					
D312	VRur	单位电阻值 (R)	_	2k	_	Ω					
310	TSET	稳定时间(1)	_		10	μs					

注 1: 稳定时间是在 CVRR = 1 并且 CVR3:CVR0 从 0000 跳变到 1111 时测得的。

表 25-4: 内部稳压器规范

运行条件	运行条件: -40°C ≤ TA ≤ +85°C (除非另外说明)									
参数 编号 符号 特性		最小值	典型值	最大值	单位	注释				
	VRGOUT	稳压器输出电压*	_	2.5	_	V				
	CEFC	外部滤波电容值*	1	10		μF	电容必须为低串联电阻			

^{*} 这些参数为特性值,但未经测试。尚未为这些规范分配参数编号。

注 1: 响应时间是在比较器的一个输入端电压为 (AVDD – 1.5)/2, 而另一个输入端从 Vss 跳变到 VDD 时测得的。

25.4 交流 (时序) 特性

25.4.1 时序参数符号体系

时序参数符号采用以下格式之一进行创建:

1. TppS2ppS		3. Tcc:st	(仅用于 I ² C 规范)
2. TppS		4. Ts	(仅用于 I ² C 规范)
Т			
F	频率	Т	时间
小写字母(p	p) 及其含义:		
рр			
СС	CCP1	osc	OSC1
ck	CLKO	rd	RD
cs	CS	rw	RD 或 WR
di	SDI	sc	SCK
do	SDO	ss	SS
dt	数据输入	tO	T0CKI
io	I/O 端口	t1	T13CKI
mc	MCLR	wr	WR
大写字母及其	含义:		
S			
F	下降	Р	周期
Н	高	R	上升
1	无效 (高阻)	V	有效
L	低	Z	高阻
仅用于 I ² C			
AA	输出访问	High	高
BUF	总线空闲	Low	低
Tcc:st (仅用	月于 I ² C 规范)		
CC			
HD	保持	SU	建立
ST			
DAT	数据输入保持	STO	停止条件
STA	启动条件		

25.4.2 时序条件

表 25-5中指定的温度和电压适用于所有的时序规范(除非另外说明)。图 25-3 规定了时序规范的负载条件。


表 25-5: 温度和电压规范——交流

标准运行条件 (除非另外说明)

交流特性 运行温度 工业级为 -40°C ≤ TA ≤ +85°C

第 25.1 节和第 25.3 节描述了工作电压 VDD 的范围。

图 25-3: 器件时序规范的负载条件



25.4.3 时序图和规范




表 25-6: 外部时钟时序要求

参数 编号	符号	特性	最小值	最大值	单位	条件
1A	Fosc	外部 CLKI 频率 ⁽¹⁾	DC	40	MHz	ECPLL 振荡器模式
		振荡器频率(1)	DC	40	MHz	HSPLL 振荡器模式
1	Tosc	外部 CLKI 周期 (1)	25		ns	EC 振荡器模式
		振荡器周期(1)	25	250	ns	HS 振荡器模式
2	TCY	指令周期时间(1)	100	_	ns	Tcy = 4/Fosc,工业级
3	TosL, TosH	外部时钟输入(OSC1)的 高电平或低电平时间	10		ns	EC 振荡器模式
4	TosR, TosF	外部时钟输入(OSC1)的 上升或下降时间		7.5	ns	EC 振荡器模式

注 1: 对于除 PLL 外的所有配置,指令周期时间(TCY)等于输入振荡器时基周期的四倍。所有规定值均为基于器件在标准运行条件下执行代码所对应的特定振荡器类型的特性数据。超出规定值可能导致振荡器运行不稳定和/或电流消耗超出预期值。所有器件在测试"最小值"时,都在 OSC1/CLKI 引脚连接了外部时钟。当使用了外部时钟输入时,所有器件的"最大"周期时间限制为"DC"(无时钟)。

表 25-7: PLL 时钟时序规范 (VDD = 2.15V 至 3.6V)

参数 编号	符号	特性	最小值	典型值†	最大值	单位	条件
F10	Fosc	振荡器频率范围	4	_	10	MHz	仅 HS 模式
F11	Fsys	片上 VCO 系统频率	16	_	40	MHz	仅 HS 模式
F12	t _{rc}	PLL 起振时间 (锁定时间)	_		2	ms	
F13	Δ CLK	CLKO 稳定性 (抗抖动)	-2	_	+2	%	

[†] 除非另外说明,否则"典型值"栏中的数据均为 3.3V 和 25°C 条件下的值。这些参数仅供设计参考,未经测试。

表 25-8: 内部 RC 精度 (INTOSC 和 INTRC 源)

	35J90 系列 [业级)		标准运行条件 (除非另外说明) 运行温度 工业级为 -40°C ≤ TA ≤ +85°C							
参数 编号	器件	最小值	典型值	最大值	单位	条件				
	在频率为 8 MHz、4 MHz、	2 MHz、	1 MHz、	500 kHz、	250 kHz	、125 kHz 和 31 kHz ⁽¹) 时的 INTOSC 精度			
	所有器件	-2	+/-1	2	%	+25°C	VDD = 2.7-3.3V			
		-5	_	5	%	-10°C至+85°C	VDD = 2.0-3.3V			
		-10	+/-1	10	%	-40°C至+85°C	VDD = 2.0-3.3V			
	在频率为 31 kHz ⁽¹⁾ 时的 INTRC 精度									
	所有器件	26.562	_	35.938	kHz	-40°C 至 +85°C	VDD = 2.0-3.3V			

图注: TBD = 待定

注 1: 31 kHz 时钟的精度规范由给定时间内为其提供时钟的时钟源决定。当 INTSRC(OSCTUNE<7>)为 1 时,使用 INTOSC 精度规范。当 INTSRC 为 0 时,使用 INTRC 精度规范。

© 2007 Microchip Technology Inc. 超前信息 DS39770A_CN 第 367 页




表 25-9: CLKO 和 I/O 时序要求

表 25-9	表 25-9: CLKO 和 I/O 时序要求										
参数 编号	符号	特性	最小值	典型值	最大值	单位	条件				
10	TosH2ckL	OSC1↑到 CLKO↓的时间	_	75	200	ns	(注1)				
11	TosH2ckH	OSC1↑到 CLKO↑的时间	_	75	200	ns	(注1)				
12	TCKR	CLKO 上升时间		15	30	ns	(注1)				
13	TCKF	CLKO 下降时间		15	30	ns	(注1)				
14	TckL2IoV	CLKO↓到端口输出有效的时间	_	_	0.5 Tcy + 20	ns					
15	TioV2ckH	在 CLKO↑之前端口输入有效的时间	0.25 Tcy + 25		_	ns					
16	TckH2iol	在 CLKO↑之后端口输入保持的时间	0		_	ns					
17	TosH2IOV	OSC1↑(Q1 周期)到端口输出有效的时间	_	50	150	ns					
18	TosH2ıoI	OSC1↑(Q2 周期)到端口输入无效的时间 (I/O 输入保持时间)	100		_	ns					
19	TioV2osH	端口输入有效到 OSC1↑的时间 (I/O 输入建立时间)	0		_	ns					
20	TioR	端口输出上升时间	_	_	6	ns					
21	TioF	端口输出下降时间		_	5	ns					
22†	TINP	INT 引脚高电平或低电平时间	Tcy	_		ns					
23†	TRBP	RB7:RB4 电平变化中断 INT 高电平或低电平时间	Tcy	_		ns					

[†] 这些参数是与任何内部时钟边沿无关的异步事件。

注 1: 测量是在 EC 模式下进行的,其中 CLKO 输出为 4 x Tosc。




表 25-10: 复位、看门狗定时器、振荡器起振定时器、上电延时定时器和欠压复位要求

参数 编号	符号	特性	最小值	典型值	最大值	单位	条件
30	ТмсL	MCLR 脉冲宽度 (低电平)	2		_	μs	
31	Twdt	看门狗定时器超时周期 (无后分频器)	3.4	4.0	4.6	ms	
32	Tost	振荡器起振定时器周期	1024 Tosc	_	1024 Tosc	_	Tosc = OSC1 周期
33	TPWRT	上电延时定时器周期	45.8	65.5	85.2	ms	
34	Tioz	自 MCLR 低电平或看门狗定时器复位起 I/O 处于高阻状态的时间		2		μs	
38	TCSD	CPU 启动时间	_	TBD	_	μs	
39	TIOBST	INTOSC 稳定时间		1	_	μs	

图注: TBD = 待定




表 25-11: TIMERO 和 TIMER1 外部时钟要求

	(20-11: TimERO 4 TimERO 7 IIII II I I I I I I I I I I I I I I										
参数 编号	符号		特性		最小值	最大值	单位	条件			
40	Тт0Н	T0CKI 高电平	脉冲宽度	无预分频器	0.5 Tcy + 20	_	ns				
			有预分频器		10	_	ns				
41	TT0L	T0CKI 低电平	脉冲宽度	无预分频器	0.5 Tcy + 20		ns				
				有预分频器	10	_	ns				
42	TT0P	T0CKI 周期		无预分频器	Tcy + 10		ns				
				有预分频器		_	ns	N = 预分频值 (1, 2, 4,, 256)			
45	T⊤1H	T13CKI 高电	同步,无预分频	5器	0.5 Tcy + 20	_	ns				
		平时间	同步,有预分频	万器	10	_	ns				
			异步		30	_	ns				
46	T⊤1L	T13CKI 低电	同步,无预分频		0.5 Tcy + 5	_	ns				
		平时间	同步,有预分规		10		ns				
			异步		30		ns				
47	T _T 1P	T13CKI 输入 周期	同步		取较大值: 20 ns 或 (Tcy + 40)/N	_	ns	N = 预分频值 (1, 2, 4, 8)			
			异步		60	_	ns				
	FT1	T13CKI 振荡器	B B M M M M M M M M M M M M M		DC	50	kHz				
48	TCKE2TMRI	从外部 T13Ck	KI 时钟边沿到定	时器递增的延时	2 Tosc	7 Tosc	_				

DS39770A_CN 第 371 页




表 25-12: 捕捉 / 比较 /PWM 要求 (CCP1 和 CCP2 模块)

7		110 AC - AC IV		0000			
参数 编号	符号		特性 最小值		最大值	单位	条件
50	TccL	CCPx 输入低电	无预分频器	0.5 Tcy + 20	_	ns	
		平时间	有预分频器	10	_	ns	
51	TccH	CCPx 输入高电	无预分频器	0.5 Tcy + 20	_	ns	
		平时间	有预分频器	10	_	ns	
52	TCCP	CCPx 输入周期		3 Tcy + 40	_	ns	N = 预分频值
				N			(1、4或16)
53	TccR	CCPx 输出下降时间		_	25	ns	
54	TCCF	CCPx 输出下降时	寸间	_	25	ns	

© 2007 Microchip Technology Inc. 超前信息




表 25-13: SPI 模式要求示例 (主控模式, CKE = 0)

(X 23-13: 3F1 侯八安尔小约(主控侯八, ONL = 0)									
参数 编号	符号	特性	特性		最大值	单位	条件		
70	TssL2scH, TssL2scL	SS ↓ 到 SCK ↓ 或 SCK ↑ 输入的时间		Tcy	_	ns			
71	TscH	SCK 输入高电平时间	连续	1.25 Tcy + 30	_	ns			
71A		(从动模式)	单字节	40	_	ns	(注1)		
72	TscL	SCK 输入低电平时间	连续	1.25 Tcy + 30	_	ns			
72A		(从动模式)	单字节	40	_	ns	(注1)		
73	TDIV2scH, TDIV2scL	SDI 数据输入到 SCK 边沿的建	SDI 数据输入到 SCK 边沿的建立时间		_	ns			
73A	Тв2в	字节 1 的最后一个时钟边沿到生钟边沿之间的时间	字节2的第一个时	1.5 Tcy + 40	_	ns	(注2)		
74	TscH2DiL, TscL2DiL	SDI 数据输入到 SCK 边沿的保	持时间	100	_	ns			
75	TDOR	SDO 数据输出上升时间		_	25	ns			
76	TDOF	SDO 数据输出下降时间		_	25	ns			
78	TscR	SCK 输出上升时间(主控模式)		_	25	ns			
79	TscF	SCK 输出下降时间 (主控模式)		_	25	ns			
80	TscH2DoV, TscL2DoV	在 SCK 边沿之后 SDO 数据输	出有效的时间	_	50	ns			

- 注 1: 要求使用参数 #73A。
 - 2: 仅当使用参数 #71A 和 #72A 时。




表 25-14: SPI 模式要求示例 (主控模式, CKE = 1)

秋 20-1	7: 01	快八女小小川 (土江快八	, OILE -	± /			
参数 编号	符号	特性		最小值	最大值	单位	条件
71	TscH	SCK 输入高电平时间	连续	1.25 Tcy + 30	_	ns	
71A		(从动模式)	单字节	40	_	ns	(注1)
72	TscL	SCK 输入低电平时间	连续	1.25 Tcy + 30	_	ns	
72A		(从动模式)	单字节	40	_	ns	(注1)
73	TDIV2scH, TDIV2scL	SDI 数据输入到 SCK 边沿的	建立时间	100	_	ns	
73A	Тв2в	字节 1 的最后一个时钟边沿到字节 2 的第一个时钟边沿之间的时间		1.5 Tcy + 40	_	ns	(注2)
74	TscH2DIL, TscL2DIL	SDI 数据输入到 SCK 边沿的位	保持时间	100	_	ns	
75	TDOR	SDO 数据输出上升时间		_	25	ns	
76	TDOF	SDO 数据输出下降时间		_	25	ns	
78	TscR	SCK 输出上升时间 (主控模	式)	_	25	ns	
79	TscF	SCK 输出下降时间 (主控模:	式)	_	25	ns	
80	TscH2DoV, TscL2DoV	在 SCK 边沿之后 SDO 数据输出有效的时间		_	50	ns	
81	TDOV2SCH, TDOV2SCL	SDO 数据输出建立到出现 SC时间	CK 边沿的	Tcy	_	ns	

注 1: 要求使用参数 #73A。

2: 仅当使用参数 #71A 和 #72A 时。




表 25-15: SPI 模式要求示例 (从动模式时序, CKE = 0)

参数编号	符号	朱	特性		最大值	单位	条件
70	TssL2scH, TssL2scL	SS ↓到 SCK ↓或 SCK	↑输入的时间	Tcy	_	ns	
71	TscH	SCK 输入高电平时间	CK 输入高电平时间 连续		_	ns	
71A		(从动模式)	单字节	40	_	ns	(注1)
72	TscL	SCK 输入低电平时间	连续	1.25 Tcy + 30	_	ns	
72A		(从动模式)	单字节	40	_	ns	(注1)
73	TDIV2SCH, TDIV2SCL	SDI 数据输入到 SCK 边	1沿的建立时间	100	_	ns	
73A	Тв2в	字节 1 的最后一个时钟这钟边沿之间的时间	边沿到字节 2 的第一个时	1.5 Tcy + 40	_	ns	(注2)
74	TSCH2DIL, TSCL2DIL	SDI 数据输入到 SCK 达	2沿的保持时间	100	_	ns	
75	TDOR	SDO 数据输出上升时间		_	25	ns	
76	TDOF	SDO 数据输出下降时间		_	25	ns	
77	TssH2DoZ	SS ↑到 SDO 输出高阻		10	50	ns	
78	TscR	SCK 输出上升时间 (主	· 控模式)	_	25	ns	
79	TscF	SCK 输出下降时间(主控模式)		_	25	ns	
80	TscH2DoV, TscL2DoV	在 SCK 边沿之后 SDO 数据输出有效的时间		_	50	ns	
83	TscH2ssH, TscL2ssH	在 SCK 边沿之后出现 S	SS 个的时间	1.5 Tcy + 40	_	ns	

注 1: 要求使用参数 #73A。

2: 仅当使用参数 #71A 和 #72A 时。




表 25-16: SPI 从动模式要求示例 (CKE = 1)

<u> </u>	文 25-10: SFI									
参数 编号	符号	楔	}性	最小值	最大值	单位	条件			
70	TssL2scH, TssL2scL	SS ↓到 SCK ↓或 SCK ↑	`输入的时间	Tcy	_	ns				
71	TscH	SCK 输入高电平时间	CK 输入高电平时间 连续 1		_	ns				
71A		(从动模式)	单字节	40	_	ns	(注1)			
72	TscL	SCK 输入低电平时间	连续	1.25 Tcy + 30	_	ns				
72A		(从动模式)	单字节	40	_	ns	(注1)			
73A	Тв2в	字节 1 的最后一个时钟边 边沿之间的时间	字节1的最后一个时钟边沿到字节2的第一个时钟		_	ns	(注2)			
74	TSCH2DIL, TSCL2DIL	SDI 数据输入到 SCK 边沟	沿的保持时间	100	_	ns				
75	TDOR	SDO 数据输出上升时间		_	25	ns				
76	TDOF	SDO 数据输出下降时间		_	25	ns				
77	TssH2DoZ	SS ↑到 SDO 输出高阻态	的时间	10	50	ns				
78	TscR	SCK 输出上升时间 (主持	空模式)	_	25	ns				
79	TscF	SCK 输出下降时间 (主持	空模式)	_	25	ns				
80	TSCH2DOV, TSCL2DOV	生 SCK 边沿之后 SDO 数据输出有效的时间		_	50	ns				
82	TssL2DoV	生 SS ↓ 边沿之后 SDO 数据输出有效的时间		_	50	ns				
83	TscH2ssH, TscL2ssH	在 SCK 边沿之后出现 SS	5 ↑的时间	1.5 Tcy + 40	_	ns				

注 1: 要求使用参数 #73A。

2: 仅当使用参数 #71A 和 #72A 时。




表 25-17: I²C™ 总线启动 / 停止位要求 (从动模式)

<u>₹ 20-17</u>	<u> </u>		世女小 (外外医	247			
参数 编号	符号	特性	ŧ	最小值	最大值	单位	条件
90	Tsu:sta	启动条件	100 kHz 模式	4700	_	ns	仅与重复启动条件相关
		建立时间	400 kHz 模式	600	_		
91	THD:STA	启动条件	100 kHz 模式	4000	_	ns	这个周期后产生第一个时钟
		保持时间	400 kHz 模式	600	_		脉冲
92	Tsu:sto	停止条件	100 kHz 模式	4700	_	ns	
		建立时间	400 kHz 模式	600	_		
93	THD:STO	停止条件	100 kHz 模式	4000	_	ns	
		保持时间	400 kHz 模式	600	_		




表 25-18: I²C™ 总线数据要求 (从动模式)

参数 编号	符号	特性		最小值	最大值	单位	条件
100	THIGH	时钟高电平时间	100 kHz 模式	4.0	_	μs	
			400 kHz 模式	0.6	_	μs	
			MSSP 模块	1.5 TcY	_		
101	TLOW	时钟低电平时间	100 kHz 模式	4.7	_	μs	
			400 kHz 模式	1.3	_	μs	
			MSSP 模块	1.5 TcY	_		
102	Tr	SDA 和 SCL 上升时间	100 kHz 模式	_	1000	ns	
			400 kHz 模式	20 + 0.1 CB	300	ns	CB 值的范围在 10 至 400 pF 之间
103	TF	SDA 和 SCL 下降时间	100 kHz 模式	_	300	ns	
			400 kHz 模式	20 + 0.1 CB	300	ns	CB 值的范围在 10 至 400 pF 之间
90	Tsu:sta	启动条件建立时间	100 kHz 模式	4.7	_	μs	仅与重复启动条件相关
			400 kHz 模式	0.6	_	μs	
91	THD:STA	启动条件保持时间	100 kHz 模式	4.0	_	μs	这个周期后产生第一个时钟脉冲
			400 kHz 模式	0.6	_	μs	
106	THD:DAT	数据输入保持时间	100 kHz 模式	0	_	ns	
			400 kHz 模式	0	0.9	μs	
107	TSU:DAT	数据输入建立时间	100 kHz 模式	250	_	ns	(注2)
			400 kHz 模式	100	_	ns	
92	Tsu:sto	停止条件建立时间	100 kHz 模式	4.7	_	μs	
			400 kHz 模式	0.6	_	μs	
109	TAA	时钟输出有效时间	100 kHz 模式	_	3500	ns	(注1)
			400 kHz 模式	_	_	ns	
110	TBUF	总线空闲时间	100 kHz 模式	4.7	_	μs	在启动一个新的传输前总线必须
			400 kHz 模式	1.3	_	μs	保持空闲的时间
D102	Св	总线容性负载		_	400	pF	

- 注 1: 为避免产生意外的启动或停止条件,作为发送器的器件必须提供这个内部最小延时以覆盖 SCL 下降沿的未定义区域 (最小值 300 ns)。
 - 2: 快速模式的 I²C™ 总线器件也可在标准模式的 I²C 总线系统中使用,但必须满足 Tsu:DAT ≥ 250 ns 的要求。如果快速模式器件没有延长 SCL 信号的低电平时间,则必然满足此条件。如果该器件延长了 SCL 信号的低电平时间,其下一个数据位必须输出到 SDA 线。 SCL 线被释放前,根据标准模式 I²C 总线规范, TR max. + Tsu:DAT = 1000 + 250 = 1250 ns。

© 2007 Microchip Technology Inc. 超前信息 DS39770A_CN 第 377 页




表 25-19: MSSP I²C™ 总线启动 / 停止位要求

参数 编号	符号	特性	ŧ	最小值	最大值	单位	条件
90	Tsu:sta	启动条件	100 kHz 模式	2(Tosc)(BRG + 1)	_	ns	仅与重复启动条件相
		建立时间	400 kHz 模式	2(Tosc)(BRG + 1)	_		关
			1 MHz 模式 ⁽¹⁾	2(Tosc)(BRG + 1)	_		
91	THD:STA	启动条件	100 kHz 模式	2(Tosc)(BRG + 1)	_	ns	这个周期后产生第一
		保持时间	400 kHz 模式	2(Tosc)(BRG + 1)	_		个时钟脉冲
			1 MHz 模式 ⁽¹⁾	2(Tosc)(BRG + 1)	_		
92	Tsu:sto	停止条件	100 kHz 模式	2(Tosc)(BRG + 1)	_	ns	
		建立时间	400 kHz 模式	2(Tosc)(BRG + 1)	_		
			1 MHz 模式 ⁽¹⁾	2(Tosc)(BRG + 1)	_		
93	THD:STO	停止条件	100 kHz 模式	2(Tosc)(BRG + 1)	_	ns	
		保持时间	400 kHz 模式	2(Tosc)(BRG + 1)	_		
			1 MHz 模式 ⁽¹⁾	2(Tosc)(BRG + 1)			

注 1: 对于所有 I²C™ 引脚,最大引脚电容均为 10 pF。




表 25-20: MSSP I²C™ 总线数据要求

参数 编号	符号	特	性	最小值	最大值	单位	条件
100	THIGH	时钟高电平时间	100 kHz 模式	2(Tosc)(BRG + 1)	_	ms	
			400 kHz 模式	2(Tosc)(BRG + 1)	_	ms	
			1 MHz 模式 ⁽¹⁾	2(Tosc)(BRG + 1)	_	ms	
101	TLOW	时钟低电平时间	100 kHz 模式	2(Tosc)(BRG + 1)	_	ms	
			400 kHz 模式	2(Tosc)(BRG + 1)	_	ms	
			1 MHz 模式 ⁽¹⁾	2(Tosc)(BRG + 1)	_	ms	
102	TR	SDA 和 SCL	100 kHz 模式	_	1000	ns	CB 值的范围在 10 至 400
		上升时间	400 kHz 模式	20 + 0.1 CB	300	ns	pF 之间
			1 MHz 模式 ⁽¹⁾	_	300	ns	
103	TF	SDA 和 SCL	100 kHz 模式		300	ns	CB 值的范围在 10 至 400
		下降时间	400 kHz 模式	20 + 0.1 CB	300	ns	pF 之间
			1 MHz 模式 ⁽¹⁾	_	100	ns	
90	Tsu:sta	启动条件	100 kHz 模式	2(Tosc)(BRG + 1)	_	ms	仅与重复启动条件相关
		建立时间	400 kHz 模式	2(Tosc)(BRG + 1)	_	ms	
			1 MHz 模式 ⁽¹⁾	2(Tosc)(BRG + 1)		ms	
91	THD:STA	启动条件	100 kHz 模式	2(Tosc)(BRG + 1)		ms	这个周期后产生第一个时
		保持时间	400 kHz 模式	2(Tosc)(BRG + 1)	_	ms	钟脉冲
			1 MHz 模式 ⁽¹⁾	2(Tosc)(BRG + 1)	_	ms	
106	THD:DAT	数据输入	100 kHz 模式	0	_	ns	
		保持时间	400 kHz 模式	0	0.9	ms	
			1 MHz 模式 ⁽¹⁾	TBD	_	ns	
107	TSU:DAT	数据输入	100 kHz 模式	250	_	ns	(注2)
		建立时间	400 kHz 模式	100	_	ns	
			1 MHz 模式 ⁽¹⁾	TBD	_	ns	
92	Tsu:sto	停止条件	100 kHz 模式	2(Tosc)(BRG + 1)	_	ms	
		建立时间	400 kHz 模式	2(Tosc)(BRG + 1)	_	ms	
			1 MHz 模式 ⁽¹⁾	2(Tosc)(BRG + 1)	_	ms	
109	TAA	时钟输出	100 kHz 模式	_	3500	ns	
		有效时间	400 kHz 模式		1000	ns	
			1 MHz 模式 ⁽¹⁾		_	ns	
110	TBUF	总线空闲时间	100 kHz 模式	4.7	_	ms	在启动一个新的传输前总
			400 kHz 模式	1.3		ms	线必须保持空闲的时间
			1 MHz 模式 ⁽¹⁾	TBD		ms	
D102	Св	总线容性负载			400	pF	

图注: TBD = 待定

注 1: 对于所有 I²C™ 引脚,最大引脚电容均为 10 pF。

2: 快速模式的 I²C 总线器件也可在标准模式的 I²C 总线系统中使用,但必须满足参数 #107 ≥ 250 ns 的要求。如果快速模式器件没有延长 SCL 信号的低电平时间,则必然满足此条件。如果该器件延长了 SCL 信号的低电平时间,它必须将下一个数据位输出到 SDA 线。 SCL 线被释放前,在 100 kHz 模式下,参数 #102 + 参数 #107 = 1000 + 250 = 1250 ns。

© 2007 Microchip Technology Inc. 超前信息 DS39770A_CN 第 379 页




表 25-21: EUSART/AUSART 同步发送要求

参数 编号	符号	特性	最小值	最大值	单位	条件
120	TCKH2DTV	同步 XMIT (主控和从动)				
		时钟高电平到数据输出有效的时间	_	40	ns	
121	TCKRF	时钟输出上升时间和下降时间 (主控模式)	_	20	ns	
122	TDTRF	数据输出上升时间和下降时间	_	20	ns	





表 25-22: EUSART/AUSART 同步接收要求

参数 编号	符号	特性	最小值	最大值	单位	条件
125	TDTV2CKL	同步接收 (主控和从动) 在 CKx↓之前数据的保持时间 (DTx 保持 时间)	10	_	ns	
126	TCKL2DTL	在 CKx ↓ 之后数据的保持时间 (DTx 保持时间)	15	_	ns	

表 25-23: A/D 转换器特性: PIC18F85J90 系列 (工业级)

de stat							
参数编号	符号	特性	最小值	典型值	最大值	单位	条件
A01	NR	分辨率	_	_	10	位	ΔVREF ≥ 3.0V
A03	EIL	积分线性误差	_	_	<±1	LSb	ΔVREF ≥ 3.0V
A04	EDL	微分线性误差	_		<±1	LSb	ΔV REF $\geq 3.0V$
A06	Eoff	失调误差	_		<±3	LSb	$\Delta VREF \ge 3.0V$
A07	Egn	增益误差	_	_	<±3	LSb	ΔVREF ≥ 3.0V
A10	_	单调性		保证 (1)		_	Vss ≤ Vain ≤ Vref
A20	ΔV REF	参考电压范围 (VREFH – VREFL)	2.0 3			> >	VDD < 3.0V VDD ≥ 3.0V
A21	VREFH	参考电压高电平	Vss	_	VREFH	V	
A22	VREFL	参考电压低电平	Vss - 0.3V	_	VDD - 3.0V	V	
A25	VAIN	模拟输入电压	VREFL	_	VREFH	V	
A30	ZAIN	模拟电源阻抗的推荐值	_		2.5	kΩ	
A50	IREF	VREF 输入电流 ⁽²⁾	_		5 150	μ Α μ Α	在采集 VAIN 期间。 在 A/D 转换周期期间。

- 注 1: A/D 转换结果不会因输入电压的增加而减小,并且不会丢失代码。
 - **2:** VREFH 电流来自作为 VREFH 源的 RA3/AN3/VREF+ 引脚或 VDD。 VREFL 电流来自作为 VREFL 源的 RA2/AN2/VREF- 引脚或 VSS。






表 25-24: A/D 转换要求

• -		110021				
参数 编号	符号	特性	最小值	最大值	单位	条件
130	TAD	A/D 时钟周期	0.7	25.0 ⁽¹⁾	μs	基于 Tosc, VREF ≥ 3.0V
			TBD	1	μs	A/D RC 模式
131	TCNV	转换时间 (不包括采集时间) (2)	11	12	TAD	
132	TACQ	采集时间 ⁽³⁾	1.4	_	μs	-40°C 至 +85°C
			TBD		μs	0°C ≤ 至 ≤ +85°C
135	Tswc	转换 → 采样的切换时间	_	(注4)		
TBD	TDIS	电容放电时间	0.2	_	μs	

图注: TBD = 待定

- 注 1: A/D 时钟周期取决于器件频率和 TAD 时钟分频比。
 - 2: 可在后续 TCY 周期内读 ADRES 寄存器。
 - **3:** 转换完成后当电压满量程变化时(VDD 至 Vss 或 Vss 至 VDD),保持电容采样一个 "新"输入电压所需的时间。在输入通道上的电源阻抗(Rs)为 50Ω 。
 - 4: 在器件时钟的下一个周期。

26.0 直流和交流特性图表

当前没有可用图表。

注:

27.0 封装信息

27.1 封装标识信息

64 引脚 TQFP




示例



80 引脚 TQFP



示例



图注: XX...X 客户指定信息

Y 年代码(公历年份的最后一位) YY 年代码(公历年份的最后两位)

WW 星期代码(1月1日的星期代码为"01")

NNN 字母数字的追踪代码

(e3) 雾锡 (Sn) 的无铅 JEDEC 标志

本封装为无铅封装。在封装的外部包装上可以找到无铅 JEDEC 标志(e3)。


注: 如果 Microchip 器件编号不能在一行中完全标出,它将换行继续标出。因此限制了用户指定信息的可用字符数。

27.2 封装详细信息

以下部分将介绍各种封装的技术细节。

64 引脚塑封薄型正方扁平封装(PT) 10x10x1 mm 主体, 1.0/0.10 mm 引脚形式 (TQFP)

注: 最新封装图请至 http://www.microchip.com/packaging 查看 Microchip 封装规范。



	单位		英寸			毫米 *	
	尺寸范围	最小	正常	最大	最小	正常	最大
引脚数	n		64			64	
引脚间距	p		.020			0.50	
每侧引脚数	n1		16			16	
总高度	А	.039	.043	.047	1.00	1.10	1.20
塑模封装厚度	A2	.037	.039	.041	0.95	1.00	1.05
悬空间隙	A1	.002	.006	.010	0.05	0.15	0.25
底脚长度	L	.018	.024	.030	0.45	0.60	0.75
引脚投影长度	F		.039 REF.			1.00 REF.	
底脚倾斜角	ф	0	3.5	7	0	3.5	7
总宽度	E	.463	.472	.482	11.75	12.00	12.25
总长度	D	.463	.472	.482	11.75	12.00	12.25
塑模封装宽度	E1	.390	.394	.398	9.90	10.00	10.10
塑模封装长度	D1	.390	.394	.398	9.90	10.00	10.10
引脚厚度	С	.005	.007	.009	0.13	0.18	0.23
引脚宽度	В	.007	.009	.011	0.17	0.22	0.27
引脚 1 切角斜面	CH	.025	.035	.045	0.64	0.89	1.14
塑模顶部锥度	α	5	10	15	5	10	15
塑模底部锥度	β	5	10	15	5	10	15

^{*} 控制参数

注:

尺寸 D 和 E1 不包括塑模毛边或突起。塑模每侧的毛边或突起不得超过 0.010 英寸 (0.254 毫米)。

REF:参考尺寸,通常无公差,仅供参考。

参见 ASME Y14.5M


等同于 JEDEC 号: MS-026

图号 C04-085

修订于 07-22-05

80 引脚塑封薄型正方扁平封装(PT) 12x12x1 mm 主体, 1.0/0.10 mm 引脚形式 (TQFP)

注: 最新封装图请至 http://www.microchip.com/packaging 查看 Microchip 封装规范。



尺寸范围 最小 正常 最大 最小 正常 引脚数 n 80 80 引脚间距 p .020 BSC 0.50 BSC 每侧引脚数 n1 20 20 总高度 A .039 .043 .047 1.00 1.10 塑模封装厚度 A2 .037 .039 .041 0.95 1.00 基空间隙 A1 .002 .004 .006 0.05 0.10 底脚长度 L .018 .024 .030 0.45 0.60 引脚投影长度 F .039 REF. 1.00 REF.			
引脚间距 P .020 BSC 0.50 BSC 每侧引脚数 n1 20 20 总高度 A .039 .043 .047 1.00 1.10 塑模封装厚度 A2 .037 .039 .041 0.95 1.00 悬空间隙 A1 .002 .004 .006 0.05 0.10 底脚长度 L .018 .024 .030 0.45 0.60	最大		
每侧引脚数 n1 20 20 总高度 A .039 .043 .047 1.00 1.10 塑模封装厚度 A2 .037 .039 .041 0.95 1.00 悬空间隙 A1 .002 .004 .006 0.05 0.10 底脚长度 L .018 .024 .030 0.45 0.60			
总高度 A .039 .043 .047 1.00 1.10 塑模封装厚度 A2 .037 .039 .041 0.95 1.00 悬空间隙 A1 .002 .004 .006 0.05 0.10 底脚长度 L .018 .024 .030 0.45 0.60	0.50 BSC		
塑模封装厚度 A2 .037 .039 .041 0.95 1.00 悬空间隙 A1 .002 .004 .006 0.05 0.10 底脚长度 L .018 .024 .030 0.45 0.60	20		
悬空间隙 A1 .002 .004 .006 0.05 0.10 底脚长度 L .018 .024 .030 0.45 0.60	1.20		
底脚长度 L .018 .024 .030 0.45 0.60	1.05		
	0.15		
引脚投影长度 F .039 REF. 1.00 REF.	0.75		
	1.00 REF.		
底脚倾斜角 Ф 0° 3.5° 7° 0° 3.5°	7°		
总宽度 E .551 BSC 14.00 BSC	14.00 BSC		
总长度 D .551 BSC 14.00 BSC			
塑模封装宽度 E1 .472 BSC 12.00 BSC			
塑模封装长度 D1 .472 BSC 12.00 BSC			
引脚厚度 C .004 .006 .008 0.09 0.15	0.20		
引脚宽度 B .007 .009 .011 0.17 0.22	0.27		
引脚 1 切角斜面	1.14		
塑模项部锥度 α 5° 10° 15° 5° 10°	15°		
型模底部锥度 β 5° 10° 15° 5° 10°	15°		

* 控制参数

注:

尺寸 D1 和 E1 不包括塑模毛边或突起。塑模每侧的毛边或突起不得超过 0.010 英寸 (0.254 毫米)。

BSC: 基本尺寸。理论上显示的是没有公差的精确值。

参见 ASME Y14.5M

REF:参考尺寸,通常无公差,仅供参考。

参见 ASME Y14.5M

等同于 JEDEC 号: MS-026

图号 C04-092

修订于 07-22-05

注:

附录 A: 高档器件系列间的移植

PIC18F85J90和PIC18F8490系列器件的功能和特性非常相似。然而,当在不同器件系列间移植应用程序以达到新的设计目的时,应注意器件系列间一些潜在的重要差异。表 A-1 中汇总了这些差异。本章随后将详细讨论对移植有重大影响的差异。

表 A-1: PIC18F8490 和 PIC18F85J90 系列间明显的差异

特性	PIC18F85J90 系列	PIC18F8490 系列
工作频率	2.15V 时为 40 MHz	4.2V 时为 40 MHz
供电电压	2.0V — 3.6V,双电压要求	2.0V — 5.5V
工作电流	低	更低
程序存储器大小 (最大)	32 KB	16 KB
程序存储器耐久性	1,000 次擦写周期 (典型值)	100,000 次擦写周期 (典型值)
程序存储器数据保存期	20年(最少)	40 年 (最少)
编程时间 (标称值)	43.8 μs/ 字节 (2.8 ms/64 字节块)	15.6 μs/ 字节 (1 ms/64 字节块)
25 mA的 I/O灌 / 拉电流	仅 PORTB 和 PORTC	所有端口
I/O 引脚上的输入电压容差	仅数字引脚上为 5.5V	所有 I/O 引脚上均为 VDD
I/O	67	66
LCD 输出 (最大像素,段 x 公共端)	192	192
LCD 偏置的产生	4 种模式	1种模式
LCD 稳压器	已实现,包括升压电路	不可用
上拉	PORTB、PORTD、PORTE 和 PORTJ	PORTB
漏极开路输出选项	在 USART、 SPI 和 CCP 输出引脚上可用	不可用
振荡器选项	主振荡器选项有限 (EC、HS 和 PLL); 灵活的内部振荡器 (INTOSC 和 INTRC)	更多主振荡器选项(EC、HS、XT、 LP、RC 和 PLL); 灵活的内部 振荡器(INTOSC 和 INTRC)
编程入口	低电压,密钥序列	VPP 和 LVP
代码保护	单个存储区、全部或没有	多个代码保护存储区
配置字	存储在程序存储器空间的最后 4 个字中	存储在 300000h 开始的配置空间中
从休眠状态唤醒的起振时间	200 μs (典型值) 10 μs (典型值),稳压器被禁止	10 μs (典型值)
上电延时定时器	始终开启	可配置
数据 EEPROM	不可用	可用
BOR	带有稳压器的简单 BOR	独立可编程 BOR
LVD	与稳压器集成在一起	独立可编程模块
A/D 通道	12	12
A/D 校准	必需	无需
在线仿真	不可用	可用

A.1 电源需求差异

PIC18F85J90和PIC18F8490器件系列最显著的差异在于功耗要求。PIC18F85J90系列器件设计为用于规模较小的应用;因此它的最大电压较低,泄漏电流较大。

PIC18F85J90 器件的工作电压范围为 2.0V 至 3.6V。此外,这些器件具有两种电源需求:一个针对内核逻辑,一个针对 I/O。一个 VDD 引脚专用于内核逻辑供电引脚(VDDCORE)。如**第 25.0 节 "电气特性"**中所述,该引脚具有特定的电压和电容要求。

A.2 振荡器差异

PIC18F8490和PIC18F85J90系列器件的振荡器选项范围类似。主要区别在于 PIC18F85J90 系列器件支持较少量的主 (外部)振荡器选项,即支持 HS 和 EC 振荡器模式。

虽然两个系列的器件都具有可与主振荡器一起使用的内部 PLL,但 PIC18F85J90 系列的 PLL 不是器件配置选项,而必须用软件使能。

当在 PIC18F8490 和 PIC18F85J90 器件系列之间进行转换时应考虑时钟差异。

A.3 LCD 模块

当在 PIC18F85J90 和 PIC18F8490 系列之间转换 LCD 应用时,必须考虑以下方面:

- 可用的段: PIC18F65J90 器件模块支持 33 段,而 PIC18F6490 器件模块支持 32 段。(两个系列的 80 引脚器件都支持 48 段。所有器件支持 4 个公共端。)
- 偏置的产生: PIC18F85J90 版本的模块还具有自己独立的稳压器,可以支持 4 种产生偏置的电路配置,可升压到支持在高于器件 VDD 下进行显示,并具有软件对比度控制功能。

- 其他 LCD 功能引脚: 与 PIC18F8490 系列器件相比, PIC18F85J90 系列器件增加了 3 个额外的 LCD 功能引脚。这些额外引脚与 LCD 偏置的产生有关:
 - LCDBIAS0 (RG0)
 - VLCAP1 (RG2)
 - VLCPA2 (RG3)
- **段的分配:** 与 PIC18F8490 器件相比, PIC18F85J90 器件中 8 个 LCD段功能被重新分配到了不同的 I/O 引脚上。表 A-2 中列出了这些段。
- 其他注意事项: 在所有 LCD 应用中, PIC18F85J90 器件到产生 LCD 偏置的外部元件的连接与 PIC18F8490 器件不同。它增加了 LCDBIASO 输出,要求在偏置元件配置中使用该引脚。在第 15.3 节 "LCD 偏置电压的产生"中进行了更完整的讨论。在 PIC18F85J90器件中,不允许同时使用外部 Timer1 振荡器和段32,因为这些功能共用同一个引脚。

表 A-2: LCD 段的重新分配

LCD 段	PIC18F8490	PIC18F85J90
SEG16	RA2	RC4
SEG17	RA3	RC3
SEG18	RF0	RA1
SEG27	RG3	RC6
SEG28	RG2	RC7
SEG29	RG0	RB5
SEG30	RG0	RB0
SEG32	RJ0	RC1

注: 关于 I/O 端口的引脚位置,请参见引脚排列图。

A.4 引脚差异

除了已经说明的 LCD 引脚排列差异,PIC18F85J90 和PIC18F8490 系列器件在引脚上还有其他一些差异:

- 输入电压容差
- 输出电流的能力
- 可用 I/O 数目

PIC18F85J90 上仅具有数字输入功能的引脚的电压容差最高可达 5.5V,因而可以承受高于 VDD 的电压。第 9.1 节 "I/O 端口引脚驱动能力"中的表 9-1 包含了完整的列表。

除了输入差异外还存在着输出差异。PIC18F85J90器件具有三类引脚输出电流能力:高、中和低。并非所有的I/O 引脚都具有相同的拉/灌电流能力。只有 PORTB 和PORTC 支持 25 mA 的拉/灌电流,而 PIC18F8490 的所有输出引脚都具有该输出能力。第 9.1 节 "I/O 端口引脚驱动能力"中的表 9-1 包含了输出能力的完整列表。

最后,与 CCP、EUSART/AUSART 和 SPI 外设相关的 引脚可以由用户配置为漏极开路输出。这简化了与工作 电压更高的外部器件的接口。该功能在 PIC18F8490 系列上没有任何直接对等的功能。

PIC18F85J90 器件上部分端口的实现方式也存在差异。 虽然通用 I/O 引脚的总数相近 (67 对 66),但各个引脚的实现方式却有显著的差异:

- MCLR 引脚只专用于 MCLR, 不能被配置为输入引脚 (RG5), 而在 PIC18F8490 器件上则可以。
- PIC18F85J90 器件上没有 RF0 引脚。
- RE0、RE1和RE3引脚在PIC18F85J90器件上已实现,但在 PIC18F8490 器件上未实现。

当在 PIC18F8490 和 PIC18F85J90 器件之间进行转换时,所有这些引脚差异(包括电源引脚差异)都应该予以考虑。

A.5 其他外设

当在 PIC18F85J90 和 PIC18F8490 系列器件之间进行转换时,也必须考虑外设因素:

- **A/D 转换器** PIC18F85J90 器件的转换器在正常工作之前需要先进行校准操作。
- **数据 EEPROM:** PIC18F85J90 器件没有此模块, 但提供了自编程功能。
- **BOR**: PIC18F85J90 器件没有可编程的 BOR。通过使用内部稳压器提供简单的欠压复位功能。
- **LVD:** PIC18F85J90 器件没有此模块。通过使用 内部稳压器提供了有限固定设置点功能。

注:

索引 ADCAL 位271 ADCON0 寄存器263 ADCON1 寄存器263 ADCON2 寄存器263 ADRESH 寄存器263. 266 BOR。*请参见*欠压复位。 CCP2 触发器的使用270 校准271 BRGH 位 模拟端口引脚,配置269 TXSTA1 寄存器 233 TXSTA2 寄存器 252 特殊事件触发器 (CCP)270 BRG。请参见波特率发生器。 相关的寄存器271 在功耗管理模式下的操作271 转换270 转换时钟(TAD)......269 参考 275 自动采集时间269 内部信号 275 ACKSTAT219 外部信号 275 ACKSTAT 状态标志219 复位的影响 276 ADCAL 位271 工作原理275 ADCON0 寄存器263 模拟输入连接注意事项277 GO/DONE 位266 ADCON1 寄存器263 相关的寄存器277 响应时间275 ADDWF301 相关的寄存器 281 **AUSART** 休眠期间的操作280 波特率发生器 (BRG)252 波特率误差, 计算252 比较 (CCP 模块) 151 波特率, 异步模式253 CCPR2 寄存器 151 CCP 引脚配置 151 采样252 Timer1/Timer3 模式选择151 高波特率选择 (BRGH 位)252 相关的寄存器252 软件中断 151 在功耗管理模式下的操作252 特殊事件触发器 145, 151, 270 相关的寄存器 152 同步从动模式261 发送261 相关的寄存器, 发送258 表读 / 表写61 相关的寄存器,接收262 表指针操作 (表)84 同步主控模式258 捕捉/比较/PWM (CCP)147 CCPRxH 寄存器148 相关的寄存器,发送259 CCPRxL 寄存器 148 相关的寄存器,接收260 CCP1 和 CCP2 在使用定时器资源方面的相互关系.. 149 异步模式254 CCP 模式和定时器资源 148 比较模式。请参见比较。 接收器256 捕捉模式。 请参见捕捉。 互连配置 148 设置带有地址检测功能的 9 位模式256 相关的寄存器,发送255 配置148 相关的寄存器,接收257

В

捕捉 (CCP 模块)	150	初始化 PORTJ	129
CCPR2H:CCPR2L 寄存器		读闪存程序存储器的一个字	
CCP 引脚配置		改变捕捉预分频比	
Timer1/Timer3 模式选择	150	将 STATUS、 WREG 和 BSR 寄存器的值	
软件中断		保存在 RAM 中	108
相关的寄存器		快速寄存器堆栈	6′
•		使用间接寻址清零 RAM (Bank 1)	
С		使用偏移量计算 GOTO	
CALL	310	使用 Timer1 中断服务实现实时时钟	139
CALLW		写闪存程序存储器	
CLRF	311	装载 SSPBUF (SSPSR) 寄存器	188
CLRWDT	311	低压检测	290
COMF		电气特性	349
CPFSEQ		读者反馈	404
CPFSGT	313	对标准 PIC18 指令的影响	
CPFSLT		堆栈满/下溢复位	6′
CPU 的特殊功能	283	E	
C编译器		-	
MPLAB C18		ENVREG 引脚	290
MPLAB C30	346	EUSART	
参考电压规范	363	波特率发生器 (BRG)	
程序存储器		波特率误差,计算	
查找表		波特率, 异步模式	234
存储器硬件编码向量	58	采样	233
存储器映射图	57	高波特率选择 (BRGH 位)	
硬件编码向量和配置字	58	相关的寄存器	233
复位向量	58	在功耗管理模式下的操作	
扩展指令集	76	自动波特率检测	
闪存配置字	58	同步从动模式	247
指令	63	发送	247
双字	63	接收	
中断向量	58	相关的寄存器,发送	247
程序计数器	59	相关的寄存器,接收	
PCLATH 和 PCLATU 寄存器		同步主控模式	244
PCL、 PCH 和 PCU 寄存器	59	发送	
程序校验和代码保护	294	接收	
串行时钟, SCK	185	相关的寄存器,发送	245
串行数据输出 (SDO)	185	相关的寄存器,接收	246
串行数据输入 (SDI)	185	异步模式	
串行外设接口 <u>。</u> <i>请参见</i> SPI 模式。		12 位间隔发送和接收	
从动选择(SS)	185	发送器	238
存储器编程要求	362	接收器	
存储器构成	57	设置带有地址检测功能的9位模式	
程序存储器	57	同步间隔自动唤醒	
数据存储器	64	相关的寄存器,发送	
D		相关的寄存器,接收	241
_		F	
DAW		-	
DCFSNZ		FSCM。 <i>请参见</i> 故障保护时钟监视器。	
DECF		返回地址堆栈	
DECFSZ		返回堆栈指针 (STKPTR)	
代码保护	283	访问栈顶	
代码示例		封装	
16 x 16 无符号乘法程序		标识	
16 x 16 有符号乘法程序		详细信息	
8 x 8 无符号乘法程序		复位 <u></u>	
8x8有符号乘法程序		<u>MCLR</u> 复位,功耗管理模式	
擦除闪存程序存储器的一行		MCLR 复位,正常工作状态	
初始化 PORTA	110	RESET 指令	
初始化 PORTB		堆栈满复位	
初始化 PORTC	115	堆栈下溢复位	
初始化 PORTD	118	看门狗定时器 (WDT) 复位	
初始化 PORTE		欠压复位 (BOR)	
初始化 PORTF	122	上电复位 (POR)	,
初始化 PORTG		上电延时定时器 (PWRT)	
初始化 PORTH	127	振荡器起振定时器 (OST)	283

G		使用 BRG 的 I ² C™ 时钟频率	
GOTO	316	时钟同步和 CKP 位	
功耗管理模式		时钟延长	208
		10 位从动发送模式	
多条 SLEEP 命令		10 位从动接收模式 (SEN = 1)	
和 SPI 工作原理		7位从动发送模式	
汇总 (表)		7 位从动接收模式 (SEN = 1)	20
进入	37	时钟仲裁	
空闲模式	41		
PRI_IDLE	42	停止条件时序	
RC_IDLE	43	相关的寄存器	
SEC_IDLE	42	休眠模式下的操作	
时钟源	37	应答序列时序	
时钟转换和状态指示		支持广播呼叫地址	
退出空闲和休眠模式		主控模式	
通过复位		波特率发生器	
通过 WDT 超时		发送	219
通过中断		工作原理	214
在没有振荡器起振延时的情况下		接收	219
		启动条件时序	
休眠模式		重复启动条件时序	
选择		总线冲突	
运行模式		停止条件期间	22
PRI_RUN		重复启动条件期间	
RC_RUN		客存器	220
SEC_RUN		ADCON0(A/D 控制 0)	261
功耗管理模式对各种时钟源的影响	36	ADCON1(A/D 控制 1)	
公式			
A/D 采集时间	268	ADCON2(A/D 控制 2)	
A/D 最小充电时间	268	BAUDCON1 (波特率控制 1)	
LCD 静态和动态电流	167	CCPxCON (CCPx 控制)	
计算所需要的最小采集时间		CMCON (比较器控制)	
固件指令		CONFIG1H (配置 1 高字节)	
故障保护时钟监视器		CONFIG1L (配置 1 低字节)	
POR 或从休眠中唤醒		CONFIG2H (配置 2 高字节)	
功耗管理模式下的中断		CONFIG2L (配置 2 低字节)	
退出故障保护运行模式		CONFIG3H (配置 3 高字节)	28
		CVRCON (比较器参考电压控制)	279
振荡器故障期间的 WDT	292	DEVID1 (器件 ID 寄存器 1)	
H		DEVID2 (器件 ID 寄存器 2)	
汇4户四		EECON1 (EEPROM 控制 1)	
汇编器	0.40	INTCON2 (中断控制 2)	90
MPASM 汇编器	346	INTCON3 (中断控制 3)	
J		INTCON (中断控制)	
	400	IPR1 (外设中断优先级 1)	
1/0 端口		IPR2 (外设中断优先级 2)	
漏极开路输出			
上拉配置		IPR3 (外设中断优先级 3)	100
输出引脚驱动电平		LCDCON(LCD 控制)	
输入电压注意事项		LCDDATAx (LCD 数据)	
引脚功能	109	LCDPS (LCD 相位)	
I/O 引脚说明		LCDREG (LCD 稳压器控制)	
PIC18F6XJ90	12	LCDSEx (LCD 段使能)	
PIC18F8XJ90	19	OSCCON (振荡器控制)	
I ² C 模式(MSSP)	194	OSCTUNE (振荡器调节)	
波特率发生器	215	PIE1 (外设中断允许 1)	
串行时钟 (SCK/SCL)		PIE2 (外设中断允许 2)	102
从动模式		PIE3 (外设中断允许3)	103
地址屏蔽		PIR1 (外设中断请求 (标志) 1)	98
发送		PIR2 (外设中断请求 (标志) 2)	99
接收		PIR3 (外设中断请求 (标志) 3)	100
寻址		RCON (复位控制)	
		RCSTA1 (EUSART 接收状态和控制)	
		RCSTA2 (AUSART 接收状态和控制)	
多主机模式		SSPCON1(MSSP 控制 1, I ² C 模式)	
多主机通信、总线冲突与仲裁		SSPCON1(MSSF 控制 1, FO 模式) SSPCON1(MSSP 控制 1, SPI 模式)	
复位的影响		SSPCON1(MSSF 控制 1, SFI 模式) SSPCON2(MSSP 控制 2, I ² C 从动模式).	
工作原理		SSPCON2(MSSP 控制 2,FC 从列模式). SSPCON2(MSSP 控制 2,F ² C 主控模式).	
寄存器	194	SOFCONZ(WOOP 控制 Z, I C 土拴侠八).	19

SSPSTAT(MSSP 状态, I ² C 模式)	195	PWM 工作原理 (简化)	153
SSPSTAT (MSSP 状态, SPI 模式)		Timer0 (16 位模式)	
STATUS		Timer0 (8位模式)	
STKPTR (堆栈指针)	60	Timer2	
TOCON (Timer0 控制)		Timer3 (16 位读 / 写模式)	. 144
T1CON (Timer1 控制)		Timer3(8位模式)	
T2CON (Timer2 控制)		Timer1 (16 位读 / 写模式)	
T3CON(Timer3 控制)		Timer1 (8位模式)	
TXSTA1 (EUSART 发送状态和控制)		比较器 I/O 工作模式	
TXSTA2 (AUSART 发送状态和控制)		比较模式工作原理	. 151
WDTCON (看门狗定时器控制)		比较器参考电压	
寄存器文件	67	比较器模拟输入模型	
寄存器文件汇总	69–72	比较器输出	. 276
计算 GOTO	61	表读操作	81
间隔字符(12位)发送和接收	243	表写操作	82
间接寻址		波特率发生器	. 215
交流 (时序) 特性	364	捕捉模式工作原理	
参数符号体系		参考电压输出缓冲示例	
器件时序规范的负载条件	365	单个比较器	
时序条件		读闪存程序存储器	
温度和电压规范		对闪存程序存储器的表写操作	
校准 (A/D 转换器)		故障保护时钟监视器	
晶振/陶瓷谐振器		看门狗定时器	
绝对极限参数值	349	模拟输入模型	
I		片上复位电路	
INCF	216	片上稳压器连接	
INCFSZ		器件时钟	
INFSNZ		通用 I/O 端口的工作原理	. 109
INTCON 寄存器		外部上电复位电路 (VDD 缓慢上电的情况)	
RBIF 位		中断逻辑	94
INTOSC 和 INTRC。 <i>请参见</i> 内部振荡器模块。	112	扩展指令集 ADDFSR	330
IORLW	318	ADDI SK	
IORWF		CALLW	
IPR 寄存器		MOVSF	
		MOVSS	
K		PUSHL	
开发支持	345	SUBFSR	
看门狗定时器 (WDT)2	283, 289	SUBULNK	
编程注意事项	289		
控制寄存器	289	L	
相关的寄存器	289	LCD	
振荡器故障期间	292	LCDCON 寄存器	. 158
勘误表		LCDDATA 寄存器	. 158
客户通知服务		LCDPS 寄存器	
客户支持	403	LCDREG 寄存器	. 158
可寻址的通用同步 / 异步收发器 (AUSART)。		LCDSE 寄存器	
请参见 AUSART。		波形的产生	
快速寄存器堆栈	61	电荷泵 164	
框图 A/D	260	段使能	
		复用类型	
AUSART 发送 AUSART 接收		配置模块	
		偏置的产生	
EUSART 发送 EUSART 接收		LCD 稳压器	
LCD 驱动模块		偏置类型	
LCD 驱动模块 LCD 时钟的产生		偏置配置	
LCD 时钟的产生 LCD 稳压器连接 (M0 和 M1)		M0 和 M1 M2	
M2 的电阻梯形网络配置		M3	
M3 的电阻梯形网络配置		时钟源选择	
MSSP(I ² C 模式)		相关的寄存器	
MSSP(I ² C 主控模式)		相大的可任益	
MSSP(SPI 模式)		在休眠模式下的操作	
PIC18F6XJ90		帧频率	
PIC18F8XJ90		中断	
PLL	34	LCDCON 寄存器	

LCDDATA 寄存器	158	PIR 寄存器	98
LCDPS 寄存器	158	PLL	
LCD 驱动器	8	ECPLL 振荡器模式	34
LCDREG 寄存器	158	HSPLL 振荡器模式	34
LCDSE 寄存器	158	POP	
LFSR		PORTA	
立即数变址模式	342	LATA 寄存器	110
立即数变址寻址和标准 PIC18 指令		PORTA 寄存器	
		TRISA 寄存器	
M		相关的寄存器	
Microchip 因特网网站	403	PORTB	11
MOVF		LATB 寄存器	111
MOVFF		PORTB 寄存器	
MOVLB		RB7:RB4 电平变化中断标志 (RBIF 位)	
MOVLW			
MOVSF		TRISB 寄存器	
MOVSS		相关的寄存器 PORTC	114
MOVWF			4.41
MPLAB ASM30 汇编器、链接器和库管理器		LATC 寄存器	
		PORTC 寄存器	
MPLAB ICD 2 在线调试器		RC3/SCK/SCL 引脚	
MPLAB ICE 2000 高性能通用在线仿真器		TRISC 寄存器	
MPLAB ICE 4000 高性能通用在线仿真器		相关的寄存器	11
MPLAB PM3 器件编程器		PORTD	
MPLAB 集成开发环境软件		LATD 寄存器	
MPLINK 目标链接器 /MPLIB 目标库管理器	346	PORTD 寄存器	
MSSP		TRISD 寄存器	
ACK 脉冲		相关的寄存器	119
SPI 主 / 从器件连接		PORTE	
SSPBUF 寄存器		LATE 寄存器	
SSPSR 寄存器		PORTE 寄存器	120
控制寄存器 (通用)	185	TRISE 寄存器	120
模块概述	185	相关的寄存器	12
MULLW	322	PORTF	
MULWF	322	LATF 寄存器	122
脉宽调制。 <i>请参见</i> PWM (CCP 模块)。		PORTF 寄存器	
默认系统时钟	32	TRISF 寄存器	122
模数转换器。 <i>请参见 A/D</i> 。		相关的寄存器	
N		PORTG	
		LATG 寄存器	12
NEGF		PORTG 寄存器	
NOP	323	TRISG 寄存器	12
内部 RC 振荡器		相关的寄存器	126
与 WDT 一起使用	289	PORTH	
内部稳压器规范	363	LATH 寄存器	12
内部振荡器模块	35	PORTH 寄存器	
INTOSC 频率漂移	35	TRISH 寄存器	
INTOSC 输出频率		相关的寄存器	
OSC1 和 OSC2 引脚配置	35	PORTJ	
调整		LATJ 寄存器	120
内核特性		PORTJ 寄存器	
存储器选项	7	TRISJ 寄存器	
扩展指令集		相关的寄存器	
纳瓦技术		POR。 <i>请参见</i> 上电复位。	130
移植方便		POR。 <i>谓多光</i> 上电复位。 PRI_IDLE 模式	4
振荡器选项和特性			
		PRI_RUN 模式 PWM (CCP 模块)	30
P			4 5
PIC18F8490 和 PIC18F85J90 系列间明显的差异	389	TMR2 到 PR2 匹配	
LCD 模块		频率 / 分辨率示例	
电源要求		设置 PWM 工作模式	
其他外设		相关的寄存器	
引脚差异		占空比	
振荡器选项		周期	
据物番选项 PICSTART 2 开发编程器		PUSH	
PICSTART 2 开及编程器PICSTART Plus 开发编程器		PUSH 和 POP 指令	
		PUSHL	
PIE 寄存器	101	配置寄存器保护	294

配置位	283	SUBULNK	341
偏置产生 (LCD)		闪存程序存储器	81
电荷泵设计注意事项	167	表读与表写	81
		表指针	
Q		基于操作的范围	84
Q 时钟	154	表指针范围	
器件概述	7	擦除	
特性 (64 引脚器件)	9	擦除序列	
特性 (80 引脚器件)	9	代码保护期间的操作	
欠压复位 (BOR)	47	读	
和片上稳压器	291	控制寄存器	
检测	47	EECON1 和 EECON2	
В		TABLAT (表锁存) 寄存器	
R		TBLPTR (表指针)寄存器	
RAM。 <i>请参见</i> 数据存储器。		相关的寄存器	
RC_IDLE 模式	43	写	
RC_RUN 模式		写校验	
RCALL	325	意外终止	
RCON 寄存器		写顺序	
初始化时位的状态	50	闪存配置字	
RESET		上电复位 (POR)	
RETFIE	326	上电延时	
RETLW	326	上电延时定时器 (PWRT)	
RETURN	327	延时时序	
RLCF	327	时序图	
RLNCF	328	1/4 占空比驱动时的 LCD 中断	180
RRCF	328	A/D 转换	
RRNCF	329	BRG 溢出序列	
软件模拟器 (MPLAB SIM)	346	CLKO 和 I/O	
		EUSART/AUSART 同步发送 (主控 / 从动)	
S		EUSART/AUSART 同步接收 (主控 / 从动)	
SCK	185	I ² C 从动模式广播呼叫地址序列 (7 位或 10 位	300
SDI	185	地址模式)	242
SDO	185		
SEC_IDLE 模式	42	I ² C 从动模式(10 位发送)	
SEC RUN 模式		I ² C 从动模式 (10 位接收, SEN = 0)	205
SETF		I ² C 从动模式 (10 位接收, SEN = 0,	000
SLEEP	330	ADMSK = 01001)	
SPI 模式(MSSP)		I ² C 从动模式 (10 位接收, SEN = 1) I ² C 从动模式 (7 位发送)	
SPI 时钟	190		
串行时钟		I ² C 从动模式(7 位接收, SEN = 0)	202
串行数据输出		I ² C 从动模式(7 位接收, SEN = 0,	202
串行数据输入		ADMSK = 01011)	
从动模式		I ² C 从动模式 (7 位接收, SEN = 1)	
		I ² C 停止条件接收或发送模式	222
从动选择同步		I ² C 主控模式 (7 位或 10 位地址发送)	
典型连接		I ² C 主控模式(7 位接收)	
复位的影响		I ² C 总线启动 / 停止位	
工作原理		I ² C 总线数据	
工作尿垤 使能 SPI I/O		MSSP I ² C 总线启动 / 停止位	
相关的寄存器		MSSP I ² C 总线数据	
在功耗管理模式下的操作		PWM 输出	
		SPI 从动模式示例 (CKE = 0)	
主 / 从器件连接		SPI 从动模式示例 (CKE = 1)	
主控模式		SPI 模式 (从动模式, CKE = 0)	
总线模式兼容性 SS		SPI 模式 (从动模式, CKE = 1)	
		SPI 模式 (主控模式)	
SSPOV		SPI 主控模式示例 (CKE = 0)	
SSPOV 状态标志	219	SPI 主控模式示例 (CKE = 1)	
SSPSTAT 寄存器		Timer0 和 Timer1 外部时钟	
R/W 位		捕捉 / 比较 /PWM	
SWAPF		从动同步	
SUBFSR		从空闲模式唤醒进入运行模式的转换	42
SUBFWB		从 RC_RUN 模式切换到 PRI_RUN 模式的转换	
SUBLW		从 SEC_RUN 模式切换到 PRI_RUN 模式	_
SUBWF		的转换(HSPLL)	39
SUBWFB	332		

从休眠模式唤醒的转换 (HSPLL)		Timer0 和 Timer1 外部时钟要求	
带有时钟仲裁的波特率发生器	216	捕捉 / 比较 /PWM 要求	371
当 SLPEN = 1 或 CS1:CS0 = 00 时进入 / 退出		复位、看门狗定时器、振荡器起振定时器、	
LCD 休眠模式	181	上电延时定时器和欠压复位要求	369
到 RC_RUN 模式的转换	40	内部 RC 精度	367
第一个启动位时序	217	外部时钟要求	366
发送和应答时的总线冲突		时钟源	
发送间隔字符序列		复位时的默认系统时钟	
复位、看门狗定时器(WDT)、振荡器起振	2 10	使用 OSCCON 寄存器选择	
	DT) 260	数据存储器	
定时器(OST)和上电延时定时器(PW			04
故障保护时钟监视器	293	存储器映射图	
缓慢上升时间(MCLR 连接到 VDD,		PIC18FX3J90/X4J90 器件	
VDD 电压上升时间 > TPWRT)		PIC18FX5J90 器件	
进入空闲模式的转换	42	特殊功能寄存器	68
进入 SEC_RUN 模式的转换	39	存储区选择寄存器 (BSR)	64
进入休眠模式的转换		快速操作存储区	
启动条件期间的总线冲突 (仅 SDA)		扩展指令集	
启动条件期间的总线冲突(SCL = 0)		特殊功能寄存器	
		通用寄存器	
启动条件期间由 SDA 仲裁引起的 BRG 复位	225		
上电延时时序(MCLR 连接到 VDD,		数据寻址模式	
V DD 电压上 <u>升时间</u> Tpwrt)		固有和立即数	
上电延时时序(MCLR 未连接到 VDD),情形		间接	
上电延时时序(MCLR 未连接到 VDD),情形:	2 49	立即数变址寻址	77
时钟 / 指令周期	62	BSR	79
时钟同步		受影响的指令	77
双速启动转换 (从 INTRC 切换到 HSPLL)		映射快速操作存储区	
停止条件期间的总线冲突 (情形 1)		使能了扩展指令集的对比寻址模式	
停止条件期间的总线冲突(情形 2)		直接	
同步发送		双速启动	283, 291
同步发送 (由 TXEN 位控制)	. 245, 259	双字指令	
同步接收 (主控模式, SREN)	. 246, 260	示例情形	
外部时钟 (除 PLL 外的所有模式)	366	所有寄存器的初始化状态	51–53
休眠模式下的自动唤醒位 (WUE)			
		_	
		Т	
异步发送	. 239, 255	-	333
异步发送 异步发送 (背对背)	. 239, 255 . 239, 255	- TBLRD	
异步发送 异步发送(背对背) 异步接收	. 239, 255 . 239, 255 . 241, 257	TBLRDTBLWT	334
异步发送 异步发送 (背对背) 异步接收 应答序列	. 239, 255 . 239, 255 . 241, 257 222	TBLRD TBLWT Timer0	334 131
异步发送 异步发送 (背对背) 异步接收应答序列 在 1/2 复用、 1/2 偏置驱动时的 A 型	. 239, 255 . 239, 255 . 241, 257 222 170	TBLRD TBLWT Timer0 16 位读写模式	334 131 132
异步发送	. 239, 255 . 239, 255 . 241, 257 222 170 171	TBLRD TBLWT Timer0 16 位读写模式	334 131 132
异步发送 异步发送 (背对背) 异步接收应答序列 在 1/2 复用、 1/2 偏置驱动时的 A 型	. 239, 255 . 239, 255 . 241, 257 222 170 171	TBLRDTBLWT	
异步发送	. 239, 255 . 239, 255 . 241, 257 222 170 171	TBLRD TBLWT Timer0 16 位读写模式	
异步发送	. 239, 255 . 239, 255 . 241, 257 	TBLRDTBLWT	
异步发送	. 239, 255 . 239, 255 . 241, 257 	TBLRD	
异步发送	. 239, 255 . 239, 255 . 241, 257 	TBLRD	
异步发送	. 239, 255 . 239, 255 . 241, 257 	TBLRD	
异步发送	. 239, 255 . 239, 255 . 241, 257 	TBLRD	
异步发送	. 239, 255 . 239, 255 . 241, 257 	TBLRD	
异步发送	. 239, 255 . 239, 255 . 241, 257 	TBLRD	
异步发送	. 239, 255 . 239, 255 . 241, 257 . 222 	TBLRD	334 131 132 132 132 133 133 133 133 133 133
异步发送	. 239, 255 . 239, 255 . 241, 257 	TBLRD	
异步发送	. 239, 255 . 239, 255 . 241, 257 	TBLRD	
异步发送	. 239, 255 . 239, 255 . 241, 257 	TBLRD	
异步发送	.239, 255 .239, 255 .241, 257 	TBLRD	
异步发送	.239, 255 .239, 255 .241, 257	TBLRD	
异步发送	.239, 255 .239, 255 .241, 257	TBLRD	
异步发送	.239, 255 .239, 255 .239, 255 .241, 257	TBLRD	
异步发送	.239, 255 .239, 255 .241, 257 	TBLRD	
异步发送	. 239, 255 . 239, 255 . 241, 257 	TBLRD	
异步发送	. 239, 255 . 239, 255 . 241, 257 	TBLRD	334 334 331 332 332 333 334 333 334 333 334 334 334
异步发送	. 239, 255 . 239, 255 . 241, 257 	TBLRD	
异步发送	. 239, 255 . 239, 255 . 241, 257 	TBLRD	
异步发送	. 239, 255 . 239, 255 . 241, 257 	TBLRD	334 334 331 332 332 333 333 333 333 333 333 333
异步发送 (背对背)	. 239, 255 . 239, 255 . 241, 257 	TBLRD	334 334 331 332 332 333 333 333 333 333 333 333
异步发送 (背对背)	. 239, 255 . 239, 255 . 241, 257 	TBLRD	334 334 331 332 332 333 334 333 333 333 333 333 333
异步发送 (背对背)	. 239, 255 . 239, 255 . 241, 257 	TBLRD	334 131 132 132 133 133 133 133 133 133 141 153 153 141 142 142 142 144 144 145 145
异步发送 (背对背)	. 239, 255 . 239, 255 . 241, 257 	TBLRD	
异步发送 (背对背)	. 239, 255 . 239, 255 . 241, 257 	TBLRD	
异步发送 (背对背)	.239, 255 .239, 255 .239, 255 .241, 257	TBLRD	334 334 331 332 333 333 333 333 333 333 333 333

肘

TMR1H 寄存器	135	RC2/CCP1/SEG13	14, 21
TMR1L 寄存器	135	RC3/SCK/SCL/SEG17	14, 21
复位,使用 CCP 特殊事件触发信	号138	RC4/SDI/SDA/SEG16	14, 21
工作原理	136	RC5/SDO/SEG12	
相关的寄存器		RC6/TX1/CK1/SEG27	14. 21
溢出中断		RC7/RX1/DT1/SEG28	
用作实时时钟		RD0/SEG0	
7,771,21,771		RD0/SEG1	,
振荡器	· · · · · · · · · · · · · · · · · · ·	RD2/SEG2	•
布线注意事项			·
振荡器,作为辅助时钟		RD3/SEG3	,
中断		RD4/SEG4	•
作为时钟源		RD5/SEG5	·
TSTFSZ		RD6/SEG6	,
特殊事件触发器。 <i>请参见</i> 比较(CCP	模块)。	RD7/SEG7	15, 22
同步间隔字符自动唤醒	242	RE0/LCDBIAS1	16, 23
147		RE1/LCDBIAS2	16, 23
W		RE3/COM0	16, 23
WCOL	217, 218, 219, 222	RE4/COM1	16 [°] 23
WCOL 状态标志		RE5/COM2	·
VDDCORE/VCAP 引脚		RE6/COM3	,
WWW 地址		RE7/CCP2/SEG31	
WWW, 在线支持			
		RF1/AN6/C2OUT/SEG19	,
外部振荡器模式		RF2/AN7/C1OUT/SEG20	,
EC 模式		RF3/AN8/SEG21	·
HS 模式		RF4/AN9/SEG22	,
稳压器 (片上)	290	RF5/AN10/CVREF/SEG23	17, 24
低压检测 (LVD)	290	RF6/AN11/SEG24	17, 24
欠压复位 (BOR)	291	RF7/AN5/SS/SEG25	17, 24
上电要求	291	RG0/LCDBIAS0	18. 25
休眠模式下的操作		RG1/TX2/CK2	
		RG2/RX2/DT2/VLCAP1	
X		RG3/VLCAP2	,
XORLW	335	RG4/SEG26	,
XORWF			·
		RH0/SEG47	
系列中各产品的详细说明	δ	RH1/SEG46	
休眠		RH2/SEG45	
OSC1 和 OSC2 引脚的状态	36	RH3/SEG44	26
Υ		RH4/SEG40	26
-		RH5/SEG41	26
液晶显示 (LCD) 驱动模块	157	RH6/SEG42	26
引脚功能		RH7/SEG43	26
AVDD	27	RJ0	27
AVDD	18	RJ1/SEG33	
AVss	27	RJ2/SEG34	
AVss	18	RJ3/SEG35	
ENVREG	18 27		
LCDBIAS3	·	RJ4/SEG39	
MCLR	· · · · · · · · · · · · · · · · · · ·	RJ5/SEG38	
	•	RJ6/SEG37	
OSC1/CLKI/RA7		RJ7/SEG36	
OSC2/CLKO/RA6		VDD	27
RA0/AN0	•	VDD	18
RA1/AN1/SEG18	12, 19	VDDCORE/VCAP	
RA2/AN2/VREF	12, 19	Vss	
RA3/AN3/VREF+	12, 19	Vss	
RA4/T0CKI/SEG14	12, 19		
RA5/AN4/SEG15		因特网地址	
RB0/INT0/SEG30	The state of the s	硬件乘法器	
RB1/INT1/SEG8	·	工作原理	
RB2/INT2/SEG9	•	简介	
	· · · · · · · · · · · · · · · · · · ·	性能比较	91
RB3/INT3/SEG10	·	预分频器, 捕捉	150
RB4/KBI0/SEG11		预分频器, Timer0	133
RB5/KBI1/SEG29		预分频器, Timer2	
RB6/KBI2/PGC	•	_	
RB7/KBI3/PGD		Z	
RC0/T10S0/T13CKI	14, 21	在线串行编程 (ICSP)	283 201
RC1/T1OSI/CCP2/SEG32		在线调试器	
	•	山之 奶 网 田 · · · · · · · · · · · · · · · · · ·	∠94

增强型通用同步 / 异步收发器 (EUSART)。 <i>请参见</i> EUS 振荡器配置	
EC	29
ECPLL	
HS	
HSPLL	
INTOSC	
INTRC	
内部振荡器模块	
振荡器起振定时器 (OST)振荡器切换	
振荡器选择	
振荡器转换	
振荡器,Timer3	
振荡器, Timer1	
直接寻址	75
指令集	295
ADDLW	
ADDWF	
ADDWFC	
ADDWF (立即数变址寻址模式)	
ANDLW ANDWF	
BC	
BCF	
BN	
BNC	305
BNN	305
BNOV	
BNZ	
BOV	
BRA	
BSF	
BSF (立即数变址寻址模式) BTFSC	
BTFSS	
BTG	309
BZ	310
CALL	310
CLRF	
CLRWDT	
COMF	
CPFSEQCPFSGT	
CPFSLT	
DAW	314
DCFSNZ	
DECF	314
DECFSZ	315
GOTO	
INCF	
INCFSZINFSNZ	
INFSNZIORLW	
IORWF	
LFSR	
MOVF	319
MOVFF	320
MOVLB	
MOVLW	
MOVWF	
MULLW MULWF	
NEGF	
NOP	

POP	
PUSH	
RCALL	325
RESET	
RETFIE	
RETLW	
RETURN	
RLCF	
RLNCF	
RRCF	
RRNCF	
SETF	329
SETF (立即数变址寻址模式)	
SLEEP	
SWAPF	
SUBFWB	
SUBLW	
SUBWF	
SUBWFB	
TBLRD	
TBLWT	. 334
TSTFSZ	
XORLW	
XORWF	
标准指令	
操作码字段说明	
扩展指令	. 337
使能时的注意事项	
使用 MPLAB IDE 工具	
语法	
通用格式	
指令周期	62
时钟分配	
指令流 / 流水线	62
直流和交流特性	
图表	
直流特性	
掉电和供电电流	352
供电电压	
中断	
INTx 引脚	. 108
PORTB,电平变化中断	
TMR0	
期间,现场保护	
中断源	283
A/D 转换完成	. 267
TMR0 溢出	
TMR1 溢出	
TMR2 到 PR2 匹配 (PWM)	
TMR3 溢出 143	
比较完成 (CCP)	
捕捉完成 (CCP)	
电平变化中断(RB7:RB4)	. 112
中断,标志位	
电平 <u>变化中</u> 断(RB7:RB4)标志(RBIF 位)	
主复位(MCLR)	47
主控同步串行口(MSSP)。 <i>请参见</i> MSSP。	

注:

MICROCHIP 网站

Microchip 网站(www.microchip.com)为客户提供在 线支持。客户可通过该网站方便地获取文件和信息。只 要使用常用的因特网浏览器即可访问。网站提供以下信 息:

- 产品支持 数据手册和勘误表、应用笔记和样本程序、设计资源、用户指南以及硬件支持文档、最新的软件版本以及存档软件
- 一般技术支持——常见问题(FAQ)、技术支持请求、在线讨论组以及 Microchip 顾问计划成员名单
- Microchip 业务
 产品选型和订购指南、最新 Microchip 新闻稿、研讨会和活动安排、 Microchip 销售办事处、代理商以及工厂代表列表

变更通知客户服务

Microchip 的客户通知服务有助于客户了解 Microchip 产品的最新信息。注册客户可在他们感兴趣的某个产品系列或开发工具发生变更、更新、发布新版本或勘误表时,收到电子邮件通知。

欲注册,请登录 Microchip 网站 www.microchip.com,点击"变更通知客户(Customer Change Notification)"服务并按照注册说明完成注册。

客户支持

Microchip 产品的用户可通过以下渠道获得帮助:

- 代理商或代表
- 当地销售办事处
- 应用工程师 (FAE)
- 技术支持

客户应联系其代理商、代表或应用工程师(FAE)寻求 支持。当地销售办事处也可为客户提供帮助。本文档后 附有销售办事处的联系方式。

也可通过http://support.microchip.com获得网上技术支持。

读者反馈表

我们努力为您提供最佳文档,以确保您能够成功使用 Microchip 产品。如果您对文档的组织、条理性、主题及其他有助于提高文档质量的方面有任何意见或建议,请填写本反馈表并传真给我公司 TRC 经理,传真号码为 86-21-5407-5066。请填写以下信息,并从下面各方面提出您对本文档的意见。

致:	TRC 经理		总页数	
	: 读者反馈			
发自:	: 姓名			
	公司			
	地址 国家 / 省份 / 城市 / 邮编			
	电话: ()			
应用	(选填):		传真: ()	<u> </u>
	望收到回复吗?是 否			
		· 本本N/台 日	DC207704 CN	
	: PIC18F85J11 系列	文献编号:	DS39770A_CN	
问题	:			
1. 2	本文档中哪些部分最有特色?			
_				_
_				
2. 2	本文档是否满足了您的软硬件开发	文要求?如何满足的?		
_				
_				
3.	您认为本文档的组织结构便于理解	军吗?如果不便于理解,	那么问题何在?	
_				
_				
4. 1	您认为本文档应该添加哪些内容以	人改善其结构和主题?		
-				
	Z. A.			
5. 1	您认为本文档中可以删减哪些内容	F, 而 乂 个 会 影 啊 整 体 便 /	自效果?	
-				
6 -	七文拟山且不左大世四书四日是自		1.7. 层白卫廿日化石料	
0. /	本文档中是否存在错误或误导信息	3. 如果仔任,唷指出走位	十 么信息及具具体贝 级 。	
-				
7 1	您认为本文档还有哪些方面有待改	7:世?		
7. %	讼以 <u>內平人</u> □处有哪些月॥有付贷	K/ZI •		
-				
-				

产品标识体系

欲订货或获取价格、交货等信息,请与我公司生产厂或各销售办事处联系。

<u>器件编号</u> 器件	X /XX XXX 温度范围 封装 模板	示例: a) PIC18F85J90-I/PT 301 = 工业级温度, TQFP 封装, QTP 模板 #301。 b) PIC18F63J90T-I/PT = 卷带式, 工业级温度, TQFP 封装。
器件	PIC18F63J90/64J90/65J90 ⁽¹⁾ , PIC18F83J90/84J90/85J90 ⁽¹⁾ , PIC18F63J90/64J90/65J90T ⁽²⁾ , PIC18F83J90/84J90/85J90T ⁽²⁾	
温度范围	I = -40°C 至 +85°C (工业级)	
封装	PT = TQFP (薄型正方扁平封装)	
模板	QTP、SQTP、代码或特殊要求(其他情况空白)	注 1: F = 标准电压范围 2: T = 卷带式

© 2007 Microchip Technology Inc. 超前信息 DS39770A_CN 第 405 页



全球销售及服务网点

美洲

公司总部 Corporate Office 2355 West Chandler Blvd. Chandler, AZ 85224-6199 Tel: 1-480-792-7200 Fax: 1-480-792-7277

技术支持:

http://support.microchip.com 网址: www.microchip.com

亚特兰大 Atlanta Duluth GA

Tel: 678-957-9614 Fax: 678-957-1455

波士顿 Boston

Westborough, MA Tel: 1-774-760-0087 Fax: 1-774-760-0088

芝加哥 Chicago

Itasca, IL

Tel: 1-630-285-0071 Fax: 1-630-285-0075

达拉斯 Dallas

Addison, TX Tel: 1-972-818-7423 Fax: 1-972-818-2924

底特律 Detroit

Farmington Hills, MI Tel: 1-248-538-2250 Fax: 1-248-538-2260

科科莫 Kokomo

Kokomo, IN

Tel: 1-765-864-8360 Fax: 1-765-864-8387

洛杉矶 Los Angeles

Mission Viejo, CA Tel: 1-949-462-9523 Fax: 1-949-462-9608

圣克拉拉 Santa Clara

Santa Clara, CA Tel: 408-961-6444 Fax: 408-961-6445

加拿大多伦多 Toronto Mississauga, Ontario,

Canada

Tel: 1-905-673-0699 Fax: 1-905-673-6509 亚太地区

亚太总部 Asia Pacific Office

Suites 3707-14, 37th Floor Tower 6, The Gateway Habour City, Kowloon Hong Kong

Tel: 852-2401-1200 Fax: 852-2401-3431

中国 - 北京

Tel: 86-10-8528-2100 Fax: 86-10-8528-2104

中国 - 成都

Tel: 86-28-8665-5511 Fax: 86-28-8665-7889

中国 - 福州

Tel: 86-591-8750-3506 Fax: 86-591-8750-3521

中国 - 香港特别行政区

Tel: 852-2401-1200 Fax: 852-2401-3431

中国 - 青岛

Tel: 86-532-8502-7355 Fax: 86-532-8502-7205

中国-上海

Tel: 86-21-5407-5533 Fax: 86-21-5407-5066

中国 - 沈阳

Tel: 86-24-2334-2829 Fax: 86-24-2334-2393

中国-深圳

Tel: 86-755-8203-2660 Fax: 86-755-8203-1760

中国 - 顺德

Tel: 86-757-2839-5507 Fax: 86-757-2839-5571

中国 - 武汉

Tel: 86-27-5980-5300 Fax: 86-27-5980-5118

中国 - 西安

Tel: 86-29-8833-7250 Fax: 86-29-8833-7256

台湾地区 - 高雄 Tel: 886-7-536-4818 Fax: 886-7-536-4803

台湾地区 - 台北 Tel: 886-2-2500-6610

Fax: 886-2-2508-0102

台湾地区 - 新竹 Tel: 886-3-572-9526 Fax: 886-3-572-6459 亚太地区

澳大利亚 Australia - Sydney Tel: 61-2-9868-6733

Fax: 61-2-9868-6755

印度 India - Bangalore Tel: 91-80-4182-8400 Fax: 91-80-4182-8422

印度 India - New Delhi

Tel: 91-11-4160-8631 Fax: 91-11-4160-8632

印度 India - Pune

Tel: 91-20-2566-1512 Fax: 91-20-2566-1513

日本 Japan - Yokohama

Tel: 81-45-471- 6166 Fax: 81-45-471-6122

韩国 Korea - Gumi

Tel: 82-54-473-4301 Fax: 82-54-473-4302

韩国 Korea - Seoul

Tel: 82-2-554-7200 Fax: 82-2-558-5932 或 82-2-558-5934

马来西亚 Malaysia - Penang

Tel: 60-4-646-8870 Fax: 60-4-646-5086

菲律宾 Philippines - Manila

Tel: 63-2-634-9065 Fax: 63-2-634-9069

新加坡 Singapore

Tel: 65-6334-8870 Fax: 65-6334-8850

泰国 Thailand - Bangkok

Tel: 66-2-694-1351 Fax: 66-2-694-1350 欧洲

奥地利 Austria - Wels

Tel: 43-7242-2244-39 Fax: 43-7242-2244-393

丹麦 Denmark-Copenhagen

Tel: 45-4450-2828 Fax: 45-4485-2829

法国 France - Paris

Tel: 33-1-69-53-63-20 Fax: 33-1-69-30-90-79

德国 Germany - Munich

Tel: 49-89-627-144-0 Fax: 49-89-627-144-44

意大利 Italy - Milan

Tel: 39-0331-742611 Fax: 39-0331-466781

荷兰 Netherlands - Drunen

Tel: 31-416-690399 Fax: 31-416-690340

西班牙 Spain - Madrid

Tel: 34-91-708-08-90 Fax: 34-91-708-08-91

英国 UK - Wokingham

Tel: 44-118-921-5869 Fax: 44-118-921-5820

12/08/06